[发明专利]用于形成图案的方法和使用该方法制造半导体器件的方法

说明书

本申请公开了用于形成图案的方法和使用该方法制造半导体器件的方法。一种形成图案的方法，包括：形成具有板部分和多个焊盘部分的初步图案，所述焊盘部分在衬底上从所述板部分的端部突出；形成第一硬掩模图案，该第一硬掩模图案包括覆盖焊盘部分的阻挡部分和部分覆盖该板部分的多个线部分；在每个线部分的侧壁上形成间隔物；形成第二硬掩模图案，该第二硬掩模图案在接触间隔物的情况下填充线部分之间的空间；通过去除间隔物来形成暴露第一硬掩模图案和第二硬掩模图案之间的板部分的开口；通过经由所述开口蚀刻所述板部分的被暴露部分来形成分别耦接到所述焊盘部分的多个线图案部分。

相关申请的相交引用

本申请要求于2018年3月30日提交的申请号为10-2018-0037458的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件制造方法，更具体地，涉及一种用于形成图案的方法以及一种通过使用该图案形成方法来制造半导体器件的方法。

背景技术

通常，可以在半导体器件制造工艺期间形成多个图案。而且，通常，用来使图案的临界尺寸最小化的努力可能会受限于传统光刻工艺的固有限制。由于消费者对更紧凑、更有能力的电子设备的强烈需求，需要开发一种制造方法以实现超过常规光刻工艺的临界分辨能力的更小的临界尺寸。

发明内容

本发明的实施例涉及一种能够同时形成线部分和焊盘部分的图案形成方法。

本发明的实施例涉及一种用于制造能够同时形成位线部分和位线焊盘部分的半导体器件的方法。

根据本发明的实施例，一种用于形成图案的方法包括：形成初步图案，所述初步图案具有板(plate)部分和在衬底上从所述板部分的端部突出的多个焊盘部分；形成第一硬掩模图案，该第一硬掩模图案包括覆盖焊盘部分的阻挡部分和部分覆盖该板部分的多个线部分；在每个线部分的侧壁上形成间隔物；形成第二硬掩模图案，该第二硬掩模图案填充在线部分之间的空间从而接触间隔物；通过去除间隔物来形成使第一硬掩模图案和第二硬掩模图案之间的板部分暴露的开口；以及通过经由所述开口对所述板部分的被暴露部分进行蚀刻来形成分别耦接至所述焊盘部分的多个线图案部分。

在形成初步图案的过程中，初步图案可包括板状板部分、从板部分的相对端部突出的多个第一焊盘部分、以及多个第二焊盘部分。

在形成第一硬掩模图案的过程中，第一硬掩模图案的阻挡部分可以包括覆盖第一焊盘部分的第一阻挡部分，并且第一硬掩模图案的线部分可以包括从第一阻挡部分延伸以形成梳形图案的多个第一线部分。

在形成第二硬掩模图案的过程中，第二硬掩模图案可以包括第二阻挡部分，该第二阻挡部分覆盖第二焊盘部分并且包括从第二阻挡部分延伸以形成梳形的多个第二线部分，并且第一线部分和第二线部分可以平行排列。

在形成第一硬掩模图案的过程中，第一硬掩模图案的阻挡部分可以包括覆盖第二焊盘部分的第一阻挡部分，并且第一硬掩模图案的线部分可以包括从第一阻挡部分延伸以形成梳形的多个第一线部分，并且第一硬掩模图案可以进一步包括梳形开口，并且梳形开口可以暴露第一焊盘部分并且部分地暴露板部分。在形成第二硬掩模图案的过程中，可以形成第二硬掩模图案以填充梳形开口，并且第二硬掩模图案可以包括覆盖第一焊盘部分的第二阻挡部分和从第二阻挡部分延伸以形成梳形图案的第二线部分。

通过结合以下附图对各种实施例的详细描述，本发明的这些和其他特征和优点将变得显而易见。

附图说明

图1A至1K是示出了根据本发明的实施例的一种用于形成半导体器件的图案的方法的平面图。

图2A至2E是示出了根据本发明实施例的修改性示例的一种用于形成半导体器件的图案的方法的平面图。

图3A至3G是示出了根据本发明实施例的一种用于形成半导体器件的图案的方法的平面图。