[发明专利]封装方法

说明书

本发明提供一种封装方法，包括：提供待封装结构，所述待封装结构包括多个固定放置的芯片，所述芯片具有正面和与所述正面相对的背面，且所述正面暴露出所述芯片内的电连接结构表面，其中，所述待封装结构包括多个再布线区，且所述再布线区在所述芯片正面的正投影图形与所述电连接结构在所述芯片正面的正投影图形具有重合部分；进行选择性喷涂处理，向所述再布线区喷洒导电胶，并对所述再布线区的导电胶进行固化处理，形成多个再布线层，且每一再布线层对应与至少一芯片的电连接结构电连接。本发明利用选择性喷涂处理的方式形成再布线层，提高了形成的封装结构的性能，改善了封装效果。

技术领域

本发明涉及半导体封装技术领域，特别涉及一种封装方法。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。

再布线层(redistribution layer，RDL)是封装技术中的重要技术分支之一。再布线层主要是指，在晶圆表面沉积金属层和介质层并形成相应的金属布线图形，以对芯片的输入/输出引脚进行重新布局，将芯片的输入/输出端口布置到新的、节距占位可更为宽松的区域。

现有技术的封装方法形成的封装结构的性能仍有待提高。

发明内容

本发明解决的问题是提供一种封装方法，改善封装效果，提高形成的封装结构的可靠性。

为解决上述问题，本发明提供一种封装方法，包括：提供待封装结构，所述待封装结构包括多个固定放置的芯片，所述芯片具有正面和与所述正面相对的背面，且所述正面暴露出所述芯片内的电连接结构表面，其中，所述待封装结构包括多个再布线区，且所述再布线区在所述芯片正面的正投影图形与所述电连接结构在所述芯片正面的正投影图形具有重合部分；进行选择性喷涂处理，向所述再布线区喷洒导电胶，并对所述再布线区的导电胶进行固化处理，形成多个再布线层，且每一再布线层对应与至少一芯片的电连接结构电连接。

与现有技术相比，本发明提供的技术方案具有以下优点：

本发明提供的封装方法的技术方案中，待封装结构包括多个再布线区，且所述再布线区在所述芯片正面的正投影图形与所述电连接结构在所述芯片正面的正投影图形具有重合部分；进行选择性喷涂处理，向所述再布线区喷洒导电胶，并对所述再布线区的导电胶进行固化处理，形成多个再布线层，且每一再布线层对应与至少一芯片的电连接结构电连接。本发明采用选择性喷涂处理形成所述再布线层，避免了光刻工艺和刻蚀工艺带来的工艺偏差问题，从而提高了所述再布线层的位置精确度和形貌精确度，保证每一再布线层均能够对应与芯片的电连接结构实现有效电连接，从而改善了封装效果，提高了形成的封装结构的性能；并且，本发明避免了现有中形成再布线层所需的刻蚀工艺，因而避免了刻蚀工艺对待封装结构造成的刻蚀损伤，这也有利于提高形成的封装结构的性能，改善封装效果。

可选的，喷头前一次移动经过再布线区上方时的移动路径与后一次移动经过同一再布线区上方时的移动路径不同。不同移动路径的喷头喷洒的导电胶的厚度均匀性以及厚度分布情况有差异，由于同一再布线区上方的导电胶为经由不同移动路径的喷头喷洒的，两次不同喷洒导电胶形成膜层的厚度分布情况相互弥补或者相互抵消，有利于进一步提高最终形成的再布线层的厚度均匀性，提高所述再布线层的导电性能，进一步的改善封装效果。

附图说明

图1及图2为一种扇出型晶圆级封装过程的剖面结构示意图；

图3至图7为本发明一实施例提供的封装方法各步骤对应的结构示意图；

图8至图12为本发明另一实施例提供的封装方法各步骤对应的结构示意图；