[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，包括至少一个器件单元区，每一个器件单元区适于形成有源器件；在每一个器件单元区中，在基底内形成阱区，在所述阱区内形成至少两个相隔离的掺杂区；在每一个所述器件单元区中，在所述阱区内形成至少一个体接触区，所述体接触区的掺杂类型和所述阱区的掺杂类型相同；其中，形成所述掺杂区和体接触区后，所述体接触区位于所述掺杂区内，所述体接触区通过相对应的掺杂区与其他掺杂区相隔离，且所述体接触区底部与所述阱区相接触。本发明在不影响半导体结构正常工作的同时，缩短了半导体结构工作时所形成体区与外部电路的电连接距离。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

浮体效应(floating body effect)是影响器件性能的因素之一。浮体效应会引起科克(kink)效应、漏极击穿电压降低、反常亚阈值斜率等现象，从而使所形成器件性能的恶化。

由于浮体效应会对器件性能带来不利的影响，如何抑制浮体效应的研究，一直是半导体领域研究的热点。为了抑制的浮体效应，目前常用的一种方法是采用体接触的方式，使处于电学浮空状态的体区和外部相接触，从而使累积的电荷得以释放，从而缓解浮体效应。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，以改善半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括至少一个器件单元区，每一个所述器件单元区适于形成有源器件；在每一个所述器件单元区中，在所述基底内形成阱区；在每一个所述器件单元区中，在所述阱区内形成至少两个相隔离的掺杂区；在每一个所述器件单元区中，在所述阱区内形成至少一个体接触区，所述体接触区的掺杂类型和所述阱区的掺杂类型相同；其中，形成所述掺杂区和体接触区后，所述体接触区位于所述掺杂区内，所述体接触区通过相对应的掺杂区与其他掺杂区相隔离，且所述体接触区底部与所述阱区相接触。

相应的，本发明实施例还提供一种半导体结构，包括：基底，包括至少一个器件单元区，每一个所述器件单元区适于形成有源器件；阱区，位于每一个所述器件单元区的所述基底内；至少两个相隔离的掺杂区，位于每一个所述器件单元区的所述阱区内；至少一个体接触区，位于每一个所述器件单元区的所述掺杂区内，所述体接触区通过相对应的掺杂区与其他掺杂区相隔离，所述体接触区底部与所述阱区相接触，且所述体接触区的掺杂类型和所述阱区的掺杂类型相同。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例在每一个器件单元区的阱区内形成至少两个相隔离的掺杂区、以及至少一个体接触区，所述体接触区位于掺杂区内，所述体接触区通过相对应的掺杂区与其他掺杂区相隔离；与所述体接触区和掺杂区相隔离的方案相比，通过使所述体接触区位于掺杂区内，并使所述体接触区通过相对应的掺杂区与其他掺杂区相隔离，不仅有利于减小所形成半导体结构的面积，以提高所形成半导体结构的集成度，而且在不影响所形成半导体结构正常工作的同时，减小了所述体接触区与半导体结构工作时所形成体区(body)之间的距离，相应缩短了体区与外部电路的电连接距离，从而改善了体区的外接效果(例如：接地效果)，进而改善了所形成半导体结构的性能。

可选方案中，在层间介质层内形成露出掺杂区的导电通孔后，对部分导电通孔露出的掺杂区进行掺杂处理，在所述掺杂区中形成体接触区；在形成体接触区的掺杂工艺过程中，通常包括形成图形化的光刻胶层的步骤，所述层间介质层也能够起到阻挡离子的作用，相应降低了对光刻工艺精度的要求，增大了光刻工艺的工艺窗口，而且，当所形成的有源器件为同一导电类型(例如：均为NMOS晶体管)时，还可以采用无掩膜的方式形成所述掺杂区，相应省去了一张光罩(mask)，降低了工艺成本。

附图说明

图1至图2是一种半导体结构的形成方法中各步骤对应的结构示意图；

图3是另一种半导体结构的形成方法对应的结构示意图；