[发明专利]扇入型晶圆级封装方法

说明书

本发明提供一种扇入型晶圆级封装方法，包括：提供晶圆，所述晶圆表面形成有多个分立的芯片，所述芯片内形成有电连接结构，且所述芯片顶面暴露出所述电连接结构表面，相邻芯片与所述晶圆表面之间围成塑封区；进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对位于所述塑封区的塑封料进行固化处理，形成覆盖所述芯片侧壁的塑封层；在所述芯片顶面形成与所述电连接结构电连接的再布线结构。本发明利用选择性喷涂处理形成塑封层，有利于提高封装效果，改善封装结构的性能。

技术领域

本发明涉及半导体封装技术领域，特别涉及一种扇入型晶圆级封装方法。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。

晶圆级封装可以分为扇入型晶圆级封装(fan-in Wafer Lever Package，FiWLP)和扇出型晶圆级封装(Fan-out Wafer Level Package，FoWLP)。传统的晶圆级封装多采用Fan-in型态，由于扇入型晶圆级封装具有最小封装尺寸和低成本相结合的优势，被广泛应用于低引脚(Pin)数的IC系统中。

然而，现有技术中采用扇入型晶圆级封装形成的封装结构性能有待提高。

发明内容

本发明解决的问题是提供一种扇入型晶圆级封装方法，提高封装形成的封装结构的性能。

为解决上述问题，本发明提供一种扇入型晶圆级封装方法，包括：提供晶圆，所述晶圆表面形成有多个分立的芯片，相邻芯片与所述晶圆正面之间围成塑封区；进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对位于所述塑封区的塑封料进行固化处理，形成覆盖所述芯片侧壁的塑封层；在所述芯片顶面形成再布线结构。

与现有技术相比，本发明提供的技术方案具有以下优点：

本发明提供的扇入型晶圆级封装方法的技术方案中，在晶圆上形成多个分立的芯片后，相邻芯片与所述晶圆表面之间围成塑封区；在芯片顶面形成与所述电连接结构电连接的再布线结构；进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对位于所述塑封区的塑封料进行固化处理，形成覆盖所述芯片侧壁的塑封层；然后，切割所述晶圆以及塑封层，形成若干单颗的封装结构。本发明利用选择性喷涂处理的方式，在相邻芯片之间形成塑封层，避免了现有形成塑封层工艺中芯片受到注塑压力的问题，从而防止芯片出现变形或者破裂；并且，采用选择性喷涂处理的方式能够形成仅覆盖芯片侧壁的塑封层，因此所述塑封层内部应力小，相应的所述塑封层与所述芯片之间的界面性能好，二者之间的粘附性强，保证所述塑封层对芯片具有良好的密封效果；此外，采用选择性喷涂处理形成塑封层，避免了在芯片顶面形成塑封层的问题，从而减少了去除位于芯片顶面的塑封层的工艺步骤，不仅降低了工艺成本减少了材料浪费，且还避免了去除位于芯片顶面的塑封层对电连接结构带来的损伤问题。因此，本发明提供的扇入型晶圆级封装方法，能够提高形成的封装结构的性能。

可选的，采用喷头在晶圆上方移动，当喷头移动经过所述塑封区上方时，向塑封区喷洒塑封料，且所述喷头移动经过同一塑封区上方至少两次，以形成所述塑封层，并且喷头前一次移动经过塑封区上方时的移动路径与后一次移动经过同一塑封区上方时的移动路径不同。不同移动路径的喷头喷洒的塑封料的厚度均匀性以及厚度分布情况有差异，由于同一塑封区上方的塑封料为经由不同移动路径的喷头喷洒的，两次不同喷洒塑封料形成膜层的厚度分布情况相互弥补或者相互抵消，有利于进一步提高最终形成的塑封层的厚度均匀性。