[发明专利]3D封装方法

说明书

本发明提供一种3D封装方法，包括：提供基板；提供多个待封装芯片组，每一待封装芯片组包括第一芯片和第二芯片；将多个待封装芯片组键合于所述基板上，第一芯片位于基板与第二芯片之间，且相邻待封装芯片组与基板表面之间围成塑封区；形成互连结构，互连结构用于电连接基板与第一芯片、基板与第二芯片或者第一芯片与第二芯片；进行选择性喷涂处理，向塑封区喷洒塑封料，且对位于所述塑封区的塑封料进行固化处理，形成覆盖所述基板、互连结构、所述第一芯片侧壁和第二芯片侧壁的塑封层。本发明利用选择性喷涂处理形成塑封层，改善了封装效果，提高了封装结构的性能。

技术领域

本发明涉及半导体封装技术领域，特别涉及一种3D封装方法。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(Systemin Package，SiP)等。

3D封装技术能提高封装密度、增强产品性能、提高运行速度、降低功耗、降低噪声以及实现电子设备的小型化和多功能化，且还能使设计自由度提高，开发时间缩短。此外，采用3D封装技术还能够提高封装可靠性。

然而，现有技术中采用3D封装方法形成的封装结构性能仍有待提高。

发明内容

本发明解决的问题是提供一种3D封装方法，提高封装形成的封装结构的性能。

为解决上述问题，本发明提供一种3D封装方法，包括：提供基板；提供多个待封装芯片组，每一待封装芯片组包括第一芯片和第二芯片；将所述多个待封装芯片组键合于所述基板上，所述第一芯片位于所述基板与所述第二芯片之间，且相邻待封装芯片组与所述基板表面之间围成塑封区；形成互连结构，所述互连结构用于电连接所述基板与第一芯片、基板与第二芯片或者第一芯片与第二芯片；进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对位于所述塑封区的塑封料进行固化处理，形成覆盖所述基板、互连结构、所述第一芯片侧壁和第二芯片侧壁的塑封层。

与现有技术相比，本发明提供的技术方案具有以下优点：

本发明提供的3D封装方法的技术方案中，将待封装芯片组键合于基板上，第一芯片位于基板与第二芯片之间，且相邻待封装芯片组与基板表面之间围成塑封区；形成用于电连接基板与第一芯片、基板与第二芯片或在第一芯片与第二芯片的互连结构；接着，利用选择性喷涂处理，向塑封区喷洒塑封料，并对塑封区的塑封料进行固化处理，形成覆盖基板、互连结构、第一芯片侧壁以及第二芯片侧壁的塑封层。本发明利用选择性喷涂处理的工艺形成塑封层，避免了现有形成塑封层工艺中待封装芯片组以及互连结构受到的注塑压力问题，从而防止待封装芯片组和互连结构出现变形或者破裂；并且，采用选择性喷涂处理的方式能够形成暴露出待封装芯片组顶面的塑封层，因此所述塑封层内部应力小，相应的所述塑封层与所述第一芯片之间、所述塑封层与第二芯片之间的界面性能好，二者之间的粘附性强，保证所述塑封层对待封装芯片组具有良好的密封效果；此外，采用选择性喷涂处理形成塑封层，避免了在待封装芯片组顶面形成塑封层的问题，从而减少了去除位于待封装芯片组顶面的塑封层的工艺步骤，不仅降低了工艺成本减少了材料浪费，且还避免了去除位于待封装芯片组顶面的塑封层带来的损伤问题。因此，本发明提供的3D封装方法，能够提高形成的封装结构的性能。

可选的，采用喷头在基板上方移动，当喷头移动经过所述塑封区上方时，向塑封区喷洒塑封料，且所述喷头移动经过同一塑封区上方至少两次，以形成所述塑封层，并且喷头前一次移动经过塑封区上方时的移动路径与后一次移动经过同一塑封区上方时的移动路径不同。不同移动路径的喷头喷洒的塑封料的厚度均匀性以及厚度分布情况有差异，由于同一塑封区上方的塑封料为经由不同移动路径的喷头喷洒的，两次不同喷洒塑封料形成膜层的厚度分布情况相互弥补或者相互抵消，有利于进一步提高最终形成的塑封层的厚度均匀性。