[发明专利]存储器装置、存储器系统和操作存储器装置的方法

权利要求书

1.一种半导体存储器装置，包括

存储器单元阵列，包括多个动态存储器单元；

纠错码引擎；

输入/输出门控电路，连接在所述纠错码引擎与所述存储器单元阵列之间；

错误信息寄存器，被配置为存储错误地址和第一校验子，错误地址和第一校验子与存储在所述存储器单元阵列的第一页中的第一码字中的第一错误位相关联；

控制逻辑电路，被配置为基于来自外部存储器控制器的地址和命令来控制所述纠错码引擎、所述输入/输出门控电路和所述错误信息寄存器，

其中，所述控制逻辑电路还被配置为：基于被再次读取并包括与第一错误位不同的第二错误位的第一码字，通过使用存储在所述错误信息寄存器中的第一校验子来恢复与第二错误位相关联的第二校验子，并顺序地校正第一错误位和第二错误位。

2.根据权利要求1所述的半导体存储器装置，其中，所述纠错码引擎还被配置为：基于第一校验子和第二校验子顺序地校正第一错误位和第二错误位。

3.根据权利要求2所述的半导体存储器装置，其中，所述控制逻辑电路还被配置为：通过基于第一校验子和第三校验子执行异或运算来控制所述纠错码引擎恢复第二校验子，

其中，第三校验子与由于第一错误位和第二错误位而被误校正的第三错误位相关联。

4.根据权利要求1所述的半导体存储器装置，其中，所述纠错码引擎还被配置为校正单个错误位。

5.根据权利要求1所述的半导体存储器装置，其中，所述错误信息寄存器还被配置为存储与第一码字相关联的行地址和列地址。

6.根据权利要求1所述的半导体存储器装置，其中，所述控制逻辑电路还被配置为：基于存储在所述第一页中的新的写入数据，来重置存储与第一错误位相关联的错误地址和第一校验子的所述错误信息寄存器的行。

7.根据权利要求1所述的半导体存储器装置，其中，所述错误信息寄存器包括：

错误信息表，被配置为存储与第一码字相关联的行地址、列地址和第一校验子；

表指向器，被配置为基于所述地址提供与所述错误信息表对应的表指向信号；

重置器，被配置为基于从所述控制逻辑电路接收的控制信号来重置存储在所述错误信息表中的内容。

8.根据权利要求1所述的半导体存储器装置，其中，所述纠错码引擎包括：

纠错码编码器，被配置为对来自外部存储器控制器的主数据执行纠错码编码，以生成将被存储在所述第一页中的奇偶校验位；

纠错码解码器，被配置为通过使用奇偶校验位对从所述第一页读取的第一码字中的主数据来执行纠错码解码以生成第一校验子，并通过使用第一校验子来恢复第二校验子。

9.根据权利要求8所述的半导体存储器装置，其中，所述纠错码解码器包括：

校验子生成电路，被配置为通过使用从所述第一页读取的第一码字来生成校验子；

错误定位器，被配置为基于校验子或恢复的校验子生成指示第一错误位或第二错误位的位置的错误位置信号；

数据校正器，被配置为基于错误位置信号校正第一错误位或第二错误位以输出校正的主数据；

选择电路，被配置为基于选择信号从第一校验子和地电压中选择一个作为选择的输出；

异或门，用于对校验子和选择的输出执行异或运算，以向所述错误定位器提供校验子或恢复的校验子。

10.根据权利要求9所述的半导体存储器装置，其中，所述错误定位器还被配置为：基于包括第一错误位的第一码字将错误生成信号提供给所述控制逻辑电路，

其中，所述控制逻辑电路还被配置为：将与第一错误位相关联的第一码字的行地址和列地址作为错误地址存储在所述错误信息寄存器中。

11.根据权利要求9所述的半导体存储器装置，其中，所述数据校正器还被配置为：当第一码字包括第一错误位时，将校验子作为第一校验子存储在所述错误信息寄存器中。