[发明专利]存储器装置、存储器系统和操作存储器装置的方法

说明书

提供一种存储器装置、存储器系统和操作存储器装置的方法。所述半导体存储器装置包括：存储器单元阵列，包括多个动态存储器单元；纠错码(ECC)引擎；输入/输出(I/O)门控电路，连接在所述ECC引擎与所述存储器单元阵列之间；错误信息寄存器，被配置为存储错误地址和第一校验子，错误地址和第一校验子与存储在所述存储器单元阵列的第一页中的第一码字中的第一错误位相关联；控制逻辑，基于被再次读取并包括与第一错误位不同的第二错误位的第一码字，通过使用存储在所述错误信息寄存器中的第一校验子来恢复与第二错误位相关联的第二校验子，并顺序地校正第一错误位和第二错误位。

本申请要求于2018年1月25日提交到韩国知识产权局的第10-2018-0009188号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。

技术领域

与示例实施例一致的方法和设备涉及存储器，更具体地讲，涉及半导体存储器装置、存储器系统和操作半导体存储器装置的方法。

背景技术

半导体存储器装置可被分类为非易失性存储器装置(诸如，闪存装置)和易失性存储器装置(诸如，动态随机存取存储器(DRAM))。DRAM的高速操作和成本效益使得DRAM可用于系统存储器。由于在DRAM的制造设计规则中尺寸的持续减小，DRAM中的存储器单元的位错误增加并且DRAM产量降低。因此，需要半导体存储器装置的可信度。

发明内容

根据示例实施例的一个方面，提供一种半导体存储器装置，包括：存储器单元阵列，包括多个动态存储器单元；纠错码引擎(ECC引擎)；输入/输出门控电路(I/O门控电路)，连接在所述ECC引擎与存储器单元阵列之间；错误信息寄存器，被配置为存储错误地址和第一校验子，错误地址和第一校验子与存储在所述存储器单元阵列的第一页中的第一码字中的第一错误位相关联；控制逻辑电路，被配置为：基于来自外部存储器控制器的地址和命令来控制所述ECC引擎、I/O门控电路和错误信息寄存器，并基于被再次读取并包括与第一错误位不同的第二错误位的第一码字，通过使用存储在错误信息寄存器中的第一校验子来恢复与第二错误位相关联的第二校验子，并顺序地校正第一错误位和第二错误位。

所述纠错码引擎还可被配置为：基于第一校验子和第二校验子顺序地校正第一错误位和第二错误位。

所述控制逻辑电路还可被配置为：通过基于第一校验子和第三校验子执行异或运算来控制所述纠错码引擎恢复第二校验子，其中，第三校验子与由于第一错误位和第二错误位而被误校正的第三错误位相关联。

所述纠错码引擎还可被配置为校正单个错误位。

所述错误信息寄存器还可被配置为存储与第一码字相关联的行地址和列地址。

所述控制逻辑电路还可被配置为：基于存储在所述第一页中的新的写入数据，来重置存储与第一错误位相关联的错误地址和第一校验子的所述错误信息寄存器的行。

所述错误信息寄存器可包括：错误信息表，被配置为存储与第一码字相关联的行地址、列地址和第一校验子；表指向器，被配置为基于所述地址提供与所述错误信息表对应的表指向信号；重置器，被配置为基于从所述控制逻辑电路接收的控制信号来重置存储在所述错误信息表中的内容。

所述纠错码引擎可包括：纠错码编码器，被配置为对来自外部存储器控制器的主数据执行纠错码编码，以生成将被存储在所述第一页中的奇偶校验位；纠错码解码器，被配置为通过使用奇偶校验位对从所述第一页读取的第一码字中的主数据来执行纠错码解码以生成第一校验子，并通过使用第一校验子来恢复第二校验子。