[发明专利]半导体器件接触孔开路检测结构及开路检测方法

说明书

本发明公开了一种半导体器件接触孔开路检测结构，在所述半导体器件多晶硅栅两侧设置公共接触孔，所述公共接触孔自器件顶端连接硅衬底。本发明还提供了一种半导体器件接触孔开路检测方法。本发明在半导体器件/半导体器件阵列多晶硅栅两侧设计公共接触孔，在电子束检测仪扫描时电子束流过接触孔然后通过公共接触孔流到硅衬底，连接正常接触孔显示为明域，连接开路接触孔显示为暗域。本发明可以通过电子束检测仪准确定位接触孔开路位置。

技术领域

本发明涉及集成电路领域，特别是涉及一种半导体器件接触孔开路检测结构。本发明还涉及一种半导体器件接触孔开路检测方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，晶片朝向更高的元件密度、高集成度方向发展。集成电路的制造向超大规模集成电路发展，其内部的电路密度越来越大，随着芯片中所含元件数量的不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，这其中就需要制作大量的接触孔。比如，现有的MOS晶体管工艺中，需要在有源区(源极和漏极)以及栅极(包括多晶硅栅极、金属栅极等)上形成接触孔。

在90nm之前的技术节点，在CMOS产品的接触孔刻蚀(Contact Etch)之后，都会转入去胶机台(Asher)进行去胶(Ash)，然后进入湿法清洗机台进行去胶后清洗(WetClean)。接触孔刻蚀的步骤也相对简单，将表面上有Si N阻挡层和层间介质层的衬底送入刻蚀机后，一般只包含光刻胶旋涂(主要是底部抗反射涂层/电介质抗反射涂层涂覆，BARC/DARCstep)、主刻蚀(Main Etch step)和过刻蚀(Over Etch step)这几个步骤。

而随着关键尺寸(CD)的不断缩小，为了保证接触孔刻蚀之后的各种参数(比如形状，侧壁，顶部/底部CD等)，接触孔刻蚀中的结构也不断变得复杂；进入65nm技术节点以后，单纯光刻胶已经不能作为刻蚀掩膜层，需要在光刻胶下增加一层硬掩膜(一般为APF或者其他含碳硬掩膜材质)；接触孔和衬底接触的金属硅化物也从金属钴变成金属镍(Ni)，而镍硅化合物(N1-Silicide)容易被氧化。接触孔刻蚀后的residue在接触孔金属沉积(CTG-DEP)之后仍然能看到痕迹，需要进行金属填充后的化学机械平坦化。接触孔对于器件至关重要，接触孔未与多晶硅栅形成有效连接(开路)，会最终导致器件失效。接触孔检测是FA(失效分析)工作的重要环节。

电子束检测(Electrons Beam inspection，简称E-beam inspection、EBI)，用于半导体元件的缺陷(defects)检验，以电性缺陷(Electrical defects)为主，形状缺陷(Physical defects)次之。

电子束检测工作原理是利用电子束直射待测元件，大量的电子瞬间累积于元件中，改变了元件的表面电位(surface potentail)，当表面电位大于0(相对于元件的基板(substrate)电位)，称为正电位模式(Positive model)，反之，称为负电位模式(Negativemodel)。电子束检测检测方式是利用电子束扫描待测元件，得到二次电子成像的影像，根据影像的灰阶值高低，以电脑视觉比对辨识，找出图像中的异常点，视为电性缺陷，例如，在正电位模式下，亮点显示待测元件为短路或漏电，暗点则为断路。采用电子束检测时，入射电子束激发出二次电子，然后通过对二次电子的收集和分析捕捉到光学检查设备无法检测到的缺陷。例如，当contact或via等HAR结构未充分刻蚀时，由于缺陷在结构底部，因此很难用暗场或明场检测设备检测到，但是因为该缺陷会影响入射电子的传输，所以会形成电压反差影像，从而检测到由于HAR结构异常而影响到电性能的各种缺陷。此外，由于检测源为电子束，检测结果不受某些表面物理性质例如颜色异常、厚度变化或前层缺陷的影响，因此电子束检查技术还可用于检测很小的表面缺陷例如栅极刻蚀残留物等。