[发明专利]沟槽MOSFET和沟槽MOSFET的制造方法在审
申请号: | 201811607412.6 | 申请日: | 2018-12-27 |
公开(公告)号: | CN111384168A | 公开(公告)日: | 2020-07-07 |
发明(设计)人: | 肖璇;叶俊;李杰 | 申请(专利权)人: | 无锡华润华晶微电子有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;H01L29/423 |
代理公司: | 北京博思佳知识产权代理有限公司 11415 | 代理人: | 林祥 |
地址: | 214135 江苏省无锡*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 mosfet 制造 方法 | ||
1.一种沟槽MOSFET,其特征在于,包括:
外延层(110),具有第一导电类型;
多个沟槽(200),形成于所述外延层(110)中,所述多个沟槽的至少两个相连通;所述沟槽(200)的内部设置有栅结构(300);
体区(400),具有第二导电类型,设置在所述沟槽之间。
2.如权利要求1所述的沟槽MOSFET,其特征在于,所述体区(400)具有多个侧面,所述所述体区(400)的至少三个侧面邻接于所述沟槽(200)。
3.如权利要求2所述的沟槽MOSFET,其特征在于,所述体区(400)的侧面的个数为四个,并且所述侧面均邻接于沟槽(200)。
4.如权利要求1所述的沟槽MOSFET,其特征在于,所述沟槽(200)包括第一沟槽(201)和第二沟槽(202);所述第一沟槽(201)沿第一方向延伸,所述第二沟槽(202)沿第二方向延伸,所述第一方向和第二方向均与所述高度方向存在不为零的夹角;并且所述第一方向和所述第二方向存在不为零的夹角,以使所述第一沟槽(201)和所述第二沟槽(202)相交形成一网状的总沟槽;
在所述第一沟槽(201)和所述第二沟槽(202)之间设置所述体区(400)。
5.如权利要求4所述的沟槽MOSFET,其特征在于,所述第一方向为所述衬底(100)的横向方向,所述第二方向为所述衬底(100)的纵向方向,所述纵向方向和所述横向方向均垂直于所述高度方向;所述体区为矩形柱状结构。
6.如权利要求4所述的沟槽MOSFET,其特征在于,所述第一沟槽(201)和所述第二沟槽(202)的数量均为多个,相邻的两个所述第一沟槽(201)间隔的距离相等,相邻的两个所述第二沟槽(202)间隔的距离相等且等于相邻的两个所述第一沟槽(201)间隔的距离。
7.如权利要求4所述的沟槽MOSFET,其特征在于,所述沟槽MOSFET还包括源极(600)和漏极(700)和接触层(800);所述接触层(800)设于所述体区(400)的上方;所述源极(600)位于所述接触层(800)和所述所述沟槽(200)的上方;所述漏极(700)位于所述衬底(100)的下方;
在所述接触层(800)和所述体区(400)中形成一自所述接触层(800)的上表面向下延伸至所述体区(400)的接触孔(900),所述接触孔(900)用于容纳所述源极(600)的金属。
8.如权利要求7所述的沟槽MOSFET,其特征在于,所述接触层(800)的上表面与所述沟槽(200)的上表面相齐平。
9.如权利要求1-8中任意一项所述的沟槽MOSFET,其特征在于,所述栅结构(300)包括屏蔽栅电极(310)、位于所述屏蔽栅电极(310)上方的控制栅电极(320)、包覆所述屏蔽栅电极(310)并填充在所述控制栅电极(320)侧部和底部的介质层(330)。
10.一种沟槽MOSFET的制造方法,其特征在于,所述方法包括:
提供衬底(100),具有第一导电类型;
在所述衬底上形成具有第一导电类型的外延层;
在所述外延层上形成多个沟槽(200),至少两个沟槽相连通;
在所述沟槽(200)内制备栅结构(300);在所述沟槽之间制备具有第二导电类型的体区(400)。
11.如权利要求10所述的沟槽MOSFET的制造方法,其特征在于,所述所述沟槽(200)两两相交。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润华晶微电子有限公司,未经无锡华润华晶微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811607412.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类