[发明专利]沟槽MOSFET和沟槽MOSFET的制造方法

说明书

本发明公开了沟槽MOSFET和沟槽MOSFET的制造方法，所述沟槽MOSFET包括外延层、多个沟槽和体区；外延层具有第一导电类型；沟槽形成于所述外延层中，所述多个沟槽的至少两个相连通；所述沟槽的内部设置有栅结构；体区具有第二导电类型，设置在所述沟槽之间。发明的沟槽MOSFET的至少一沟槽与至少两个沟槽相连通，体区设置在所述沟槽之间，使得体区邻接于沟槽的表面积增大，可发生导电类型反转形成反型层的区域变大，增加了体区中形成反型层的密度，即增加了导电沟道的密度，降低了沟槽MOSFET的沟道电阻，从而降低了沟槽MOSFET的比导通电阻。

技术领域

本申请涉及半导体技术领域，尤其涉及一种沟槽MOSFET和沟槽MOSFET的制造方法。

背景技术

在半导体领域的发展中，对于中高压MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金属氧化物半导体场效应晶体管)来说，提高MOSFET的沟道密度成为研究的重点。

SGTMOS(屏蔽栅沟槽MOS)包括衬底、位于所述衬底之上的外延层以及位于外延层内的器件结构。SGTMOS的沟槽和体区为条形结构，体区中靠近沟槽的部分的导电类型才可发生“反转”，导电沟道的密度小。

发明内容

本发明实施例提供了一种沟槽MOSFET和沟槽MOSFET的制造方法，所述沟槽MOSFET和沟槽MOSFET的制造方法实现沟槽MOSFET的较低比导通电阻。

根据本发明实施例的第一方面，提供一种沟槽MOSFET，包括：

外延层，具有第一导电类型；

多个沟槽，形成于所述外延层中，所述多个沟槽的至少两个相连通；所述沟槽的内部设置有栅结构；

体区，具有第二导电类型，设置在所述沟槽之间。较佳地，所述体区具有四个侧面，所述体区的四个侧面均邻接于沟槽。

较佳地，所述体区具有多个侧面，所述所述体区的至少三个侧面邻接于所述沟槽。

较佳地，所述体区的侧面的个数为四个，并且所述侧面均邻接于沟槽。

较佳地，所述沟槽包括第一沟槽和第二沟槽；所述第一沟槽沿第一方向延伸，所述第二沟槽沿第二方向延伸，所述第一方向和第二方向均与所述高度方向存在不为零的夹角；并且所述第一方向和所述第二方向存在不为零的夹角，以使所述第一沟槽和所述第二沟槽相交形成一网状的总沟槽；

在所述第一沟槽和所述第二沟槽之间设置所述体区。

较佳地，所述第一方向为所述衬底的横向方向，所述第二方向为所述衬底的纵向方向，所述纵向方向和所述横向方向均垂直于所述高度方向；所述体区为矩形柱状结构。

较佳地，所述第一沟槽和所述第二沟槽的数量均为多个，相邻的两个所述第一沟槽(201)间隔的距离相等，相邻的两个所述第二沟槽间隔的距离相等且等于相邻的两个所述第一沟槽间隔的距离。

较佳地，所述沟槽MOSFET还包括源极和漏极和接触层；所述接触层设于所述体区的上方；所述源极位于所述接触层和所述所述沟槽的上方；所述漏极位于所述衬底的下方；

在所述接触层和所述体区中形成一自所述接触层的上表面向下延伸至所述体区的接触孔，所述接触孔用于容纳所述源极的金属。

较佳地，所述接触层的上表面与所述沟槽的上表面相齐平。

较佳地，所述栅结构包括屏蔽栅电极、位于所述屏蔽栅电极上方的控制栅电极、包覆所述屏蔽栅电极并填充在所述控制栅电极侧部和底部的介质层。

根据本发明实施例的第二方面，提供一种沟槽MOSFET的制造方法，所述方法包括：

提供衬底，具有第一导电类型；