[发明专利]一种高速双向逻辑电平转换电路

说明书

本发明公开一种高速双向逻辑电平转换电路，目的在于寻找更为有效的高速双向逻辑电平转换的实现方案，其包括低电压逻辑电平输入输出端D_VL、高电压逻辑电平输入输出端D_VH、逻辑电平控制模块、低压端上拉模块、高压端上拉模块、电平上升加速模块、逻辑低压V_L、逻辑高压V_H、寄生电容CL1以及寄生电容CL2。本发明通过电平上升加速模块之MOS管Q2和MOS管Q3的存在，极大地克服了寄生电容对电平上升跳变的影响，实现了逻辑低压V_L和逻辑高压V_H高速双向逻辑电平转换，稳定可靠、实现方便、成本低廉，在一定程度上满足高频信号传输的要求。

技术领域

本发明涉及电子线路领域，具体而言，本发明涉及一种高速双向逻辑电平转换电路。

背景技术

在数字电路中，不同系统之间的通信是必不可少的。现今电子系统的复杂度不断提高，逻辑电压不断下降，使得系统之间或者系统内部逻辑单元的输入和输出电平不一致，比如，电路设计中常见的一种情况是1.8V供电的数字电路与3.3V供电的模拟电路之间的连接，还有和常用的TTL5V逻辑电平的连接。这就对逻辑电平转换的提出了要求，而且随着逻辑电压不断地降低、信号频率不断升高，对电平转换电路的要求也日益提高。

尽管市场上已有一些电平转换器件，但它们普遍封装尺寸大、引脚多，使用不太方便，且芯片成本居高不下，实际使用并不理想。行业内也有一些简单的双向电平转换电路，例如图1所示的普通漏极开路电路方案，此外，考虑到普通漏极开路电路在非理想状态会带来的寄生电容，为了便于描述，在此将寄生电容等效为寄生电容C1和寄生电容C2，也即该普通漏极开路电路包括MOS管Q、电阻RY1、电阻RY2、寄生电容C1、寄生电容C2、低电压逻辑电平输入输出端D_VL、高电压逻辑电平输入输出端D_VH、逻辑低压V_L以及逻辑高压V_H，其中，MOS管Q的栅极G与逻辑低压V_L连接，源极S与逻辑电平输入输出端D_VL连接，漏极D与高电压逻辑电平输入输出端D_VH连接；电阻RY1的一端与逻辑低压V_L连接，另一端连接在源极S与逻辑电平输入输出端D_VL的连接处；电阻RY2的一端与逻辑高压V_H连接，另一端连接在漏极D与高电压逻辑电平输入输出端D_VH的连接处；寄生电容C1的一端连接在源极S与逻辑电平输入输出端D_VL的连接处，另一端接地；寄生电容C2的一端连接在漏极D与高电压逻辑电平输入输出端D_VH的连接处，另一端接地。考虑到该普通漏极开路中存在寄生电容C1和寄生电容C2，其电容值一般为50pF，因此在电压从低电平跳变至高电平时，实际上是通过电阻RY1或电阻RY2对寄生电容C1或寄生电容C2充电的过程，RC时间常数会限制电压上升速度，从而限制有效数据速率，示例地如图2所示，假设寄生电容为50pF，电阻RY1、电阻RY2采用4.7K，当从逻辑电压3.3V跳变到逻辑电压5.0V时，电压上升时间tr将会接近800ns，也即邻近信号周期2000ns的一半。所以这种方案在高速逻辑电平双向转换时很容易出现通信误码。

发明内容

为了寻找更为有效的高速双向逻辑电平转换的实现方案，本发明实施例提供了一种高速双向逻辑电平转换电路。

为实现上述目的，本发明实施例一种高速双向逻辑电平转换电路，其包括低电压逻辑电平输入输出端D_VL、高电压逻辑电平输入输出端D_VH、逻辑电平控制模块、低压端上拉模块、高压端上拉模块、电平上升加速模块、逻辑低压V_L、逻辑高压V_H、寄生电容CL1以及寄生电容CL2，其中，