[发明专利]含静电放电保护电路的半导体集成电路器件及其制造方法

权利要求书

1.一种半导体集成电路器件，该半导体集成电路器件包括：

半导体基板，所述半导体基板具有第一导电类型；

有源阱，所述有源阱具有第二导电类型，并且形成在所述半导体基板中；

发射极，所述发射极形成在所述有源阱中；

基极，所述基极形成在所述有源阱中；

集电极，所述集电极在所述有源阱外部形成在所述半导体基板中；

主体接触区域，所述主体接触区域形成在所述半导体基板中，以将所述半导体基板和所述集电极电连接，所述主体接触区域具有与所述集电极的导电类型相同的导电类型；以及

阻挡阱，所述阻挡阱具有所述第二导电类型，并且被构造为围绕所述主体接触区域。

2.根据权利要求1所述的半导体集成电路器件，其中，所述发射极和所述集电极具有所述第一导电类型，并且所述基极具有所述第二导电类型。

3.根据权利要求1所述的半导体集成电路器件，其中，所述有源阱的深度与所述阻挡阱的深度相同。

4.根据权利要求3所述的半导体集成电路器件，其中，所述主体接触区域的深度比所述阻挡阱的深度大。

5.根据权利要求3所述的半导体集成电路器件，该半导体集成电路器件还包括隔离层，所述隔离层形成在所述半导体基板和所述有源阱中，以将所述发射极、所述基极和所述集电极彼此隔离，

其中，所述隔离层的深度比所述有源阱的深度和所述阻挡阱的深度浅。

6.根据权利要求5所述的半导体集成电路器件，其中，所述阻挡阱形成在将所述集电极隔离的所述隔离层之间，并且形成在将所述集电极隔离的所述隔离层下方。

7.根据权利要求1所述的半导体集成电路器件，该半导体集成电路器件还包括保护阱，所述保护阱形成在所述阻挡阱的侧方，所述保护阱具有所述第一导电类型。

8.根据权利要求1所述的半导体集成电路器件，

其中，所述半导体基板还包括具有所述第一导电类型的外延层，并且

其中，所述主体接触区域电连接在所述集电极和所述外延层之间。

9.一种半导体集成电路器件，该半导体集成电路器件包括：

P型半导体基板，所述P型半导体基板包括P型外延层；

N阱，所述N阱形成在所述外延层中，所述N阱包括具有N型杂质区域的基极和具有P型杂质区域的发射极；

集电极，所述集电极形成在所述P型外延层中并且与所述N阱间隔开，所述集电极具有P型杂质区域；

隔离层，所述隔离层形成为使所述发射极、所述基极和所述集电极彼此隔离；

主体接触区域，所述主体接触区域形成在所述集电极下方；以及

N型阻挡阱，所述N型阻挡阱被构造为与所述隔离层的下表面接触，并且围绕所述主体接触区域的侧壁，

其中，所述阻挡阱使静电电荷通过所述半导体基板而不是通过所述N阱从所述发射极朝向所述主体接触区域绕行。

10.根据权利要求9所述的半导体集成电路器件，其中，所述发射极和所述集电极分别连接至焊盘。

11.根据权利要求9所述的半导体集成电路器件，其中，所述N阱的深度和所述阻挡阱的深度比所述隔离层的深度大并且比所述主体接触区域的深度小。

12.根据权利要求9所述的半导体集成电路器件，其中，所述主体接触区域包括具有高浓度的P型杂质的P型杂质区域，以将所述集电极和所述外延层电连接。

13.根据权利要求9所述的半导体集成电路器件，该半导体集成电路器件还包括P型保护阱，所述P型保护阱形成在所述阻挡阱的侧方。