[发明专利]含静电放电保护电路的半导体集成电路器件及其制造方法

说明书

含静电放电保护电路的半导体集成电路器件及其制造方法。一种半导体集成电路器件可以包括半导体基板、有源阱、发射极、基极、集电极、主体接触区域和阻挡阱。半导体基板可以具有第一导电类型。有源阱可以形成在半导体基板中。有源阱可以具有第二导电类型。发射极和基极可以形成在有源阱中。集电极可以在有源阱外形成在半导体基板中。主体接触区域可以形成在半导体基板中，以将集电极和半导体基板电连接。主体接触区域的导电类型可以与集电极的导电类型基本相同。阻挡阱可以被构造为围绕主体接触区域的外壁。阻挡阱可以具有第二导电类型。

技术领域

各个实施方式总体上可以涉及半导体集成电路器件及制造该半导体集成电路器件的方法，更具体而言，涉及包括静电放电保护电路的半导体集成电路器件及制造该包括静电放电保护电路的半导体集成电路器件的方法。

背景技术

随着半导体制造技术的发展，设置在一个集成电路中的元件的数量可以增加。因此，诸如存储器、处理器、电压控制电路等的元件可以集成在一个集成电路中。包括一个集成电路和集成在该集成电路中的各个元件的系统可以被称作片上系统(SOC)。因为SOC可以包括单个芯片，所以SOC可以具有比通用系统的尺寸小的尺寸。此外，SOC可以具有比通用系统的功耗低的功耗。

静电电荷可能从外部装置通过输入/输出焊盘而被施加至集成电路。静电电荷可能导致集成电路的故障或损坏。因此，已经对用于保护集成电路免受静电电荷影响的静电放电(ESD)保护电路进行研究。

发明内容

在本公开的各实施方式的示例中，一种半导体集成电路器件可以包括半导体基板、有源阱(active well)、发射极、基极、集电极、主体接触区域(body contact region)和阻挡阱。半导体基板可以具有第一导电类型。有源阱可以形成在半导体基板中。有源阱可以具有第二导电类型。发射极和基极可以形成在有源阱中。集电极可以在有源阱外形成在半导体基板中。主体接触区域可以形成在半导体基板中，以将集电极和半导体基板电连接。主体接触区域的导电类型可以与集电极的导电类型基本相同。阻挡阱可以被构造为围绕主体接触区域的外壁。阻挡阱可以具有第二导电类型。

在本公开的各实施方式的示例中，一种半导体集成电路器件可以包括P型半导体基板、N阱(N well)、集电极、隔离层、主体接触区域和N型阻挡阱。半导体基板可以包括P型外延层。N阱可以形成在外延层中。N阱可以包括具有N型杂质的基极和具有P型杂质的发射极。集电极可以形成在外延层中。集电极可以与N阱间隔开。集电极可以具有P型杂质。隔离层可以将基极、发射极和集电极彼此隔离。主体接触区域可以布置在集电极下方。阻挡阱可以与隔离层的下表面接触。阻挡阱可以被构造为围绕主体接触区域的外壁。静电电荷可以不流入到形成阻挡阱的区域中。

在本公开的各实施方式的示例中，根据制造半导体集成电路器件的方法，第一导电类型的主体接触区域可以形成在第一导电类型的半导体基板中。隔离层可以形成在半导体基板中。第二导电类型的有源阱可以形成在半导体基板中。有源阱可以与主体接触区域间隔开。第二导电类型的阻挡阱可以形成在主体接触区域的侧方。基极和发射极可以在隔离层之间形成在有源阱中。集电极可以形成在主体接触区域中。

附图说明

图1是例示根据实施方式的示例的静电放电保护电路的电路图；

图2是例示根据实施方式的示例的集成在半导体基板上的静电放电保护电路的截面图；以及

图3至图8是例示根据实施方式的示例的制造静电放电保护电路的方法的截面图。

具体实施方式

将参照附图对本公开的各个实施方式进行具体描述。附图是对于各个实施方式(以及中间结构)的示意性表示。由此，可以预期到由于例如制造技术和/或公差所导致的图示的构造和形状的变化。因此，所描述的实施方式不应被解释为限于在此例示的特定构造和形状，而是可以包括不脱离如所附权利要求所限定的本公开的精神和范围的构造和形状上的偏差。