[发明专利]双传输门及用于双传输门的双规则集成电路布局

权利要求书

1.一种双传输门，包括：

第一PMOS晶体管，设置在电子器件设计基板面的多行中的第一行内，配置为接收第一时钟信号；

第一NMOS晶体管，设置在所述多行中的第二行内，配置为接收第二时钟信号；

第二PMOS晶体管，设置在所述多行中的第三行内，配置为接收所述第二时钟信号；

第二NMOS晶体管，设置在所述多行中的第四行内，配置为接收所述第一时钟信号，其中，所述第一行、所述第二行、所述第三行和所述第四行为彼此不同的行；

第一区和第二区，对应于第一时钟信号，分别沿着所述第一行和所述第四行设置在半导体堆叠件的第一互连层内；

第三区，沿着所述电子器件设计基板面的多列中的第一列设置在所述半导体堆叠件的第二互连层内，并且配置为电连接所述第一区和所述第二区。

2.根据权利要求1所述的双传输门，其中，所述第一区配置为电连接至沿所述多列中的第二列设置在所述半导体堆叠件的多晶硅层内的多晶硅材料的第一区，所述多晶硅材料的第一区配置为形成所述第一PMOS晶体管的第一栅极区，以及

其中，所述第二区配置为电连接至沿所述第二列设置在所述半导体堆叠件的多晶硅层内的多晶硅材料的第二区，所述多晶硅材料的第二区配置为形成所述第二NMOS晶体管的第二栅极区。

3.根据权利要求1所述的双传输门，其中，所述第一互连层包括：所述半导体堆叠件的第一金属层，以及

其中，所述第二互连层包括：

所述半导体堆叠件的多晶硅层；

所述半导体堆叠件的氧化物扩散(OD)层；

所述半导体堆叠件的第二金属层。

4.根据权利要求1所述的双传输门，还包括：

第四区，对应于所述第二时钟信号，沿所述第三行设置在所述第一互连层内，

其中，所述第四区配置为电连接至沿所述多列中的第二列设置在所述半导体堆叠件的多晶硅层内的多晶硅材料的第一区，所述多晶硅材料的第一区配置为形成所述第一NMOS晶体管的第一栅极区和所述第二PMOS晶体管的第一栅极区。

5.根据权利要求1所述的双传输门，还包括：

第四区，对应于所述双传输门的第一输入端子，设置为沿所述多列中的第二列设置，所述第四区配置为形成所述第一PMOS晶体管的第一源极/漏极区和所述第一NMOS晶体管的第一源极/漏极区；以及

第五区，对应于所述双传输门的第二输入端子，设置为沿所述第二列，所述第五区配置为形成所述第二PMOS晶体管的第一源极/漏极区和所述第二NMOS晶体管的第一源极/漏极区。

6.根据权利要求5所述的双传输门，还包括：

导电材料的第六区，对应于所述双传输门的输出端子，设置为沿所述多列中的第三列，所述第六区配置为形成第一PMOS晶体管的第二源极/漏极区、所述第一NMOS晶体管的第二源极/漏极区、所述第二PMOS晶体管的第二源极/漏极区和所述第二NMOS晶体管的第二源极/漏极区。

7.根据权利要求1所述的双传输门，其中，沿所述多列中的第二列设置所述第一PMOS晶体管、所述第一NMOS晶体管、所述第二PMOS晶体管和所述第二NMOS晶体管中的至少两个。

8.根据权利要求7所述的双传输门，其中，沿所述多列中的第三列设置所述第二PMOS晶体管和所述第二NMOS晶体管。