[发明专利]一种像素补偿电路版图结构及虚拟现实显示装置

说明书

本发明涉及显示设备技术领域，公开了一种像素补偿电路版图结构及虚拟现实显示装置，该像素补偿电路版图结构中第一发光信号线、第二发光信号线以及扫描控制信号线依次平行排列；第七薄膜晶体管、第五薄膜晶体管、第二薄膜晶体管、第一薄膜晶体管、以及第三薄膜晶体管沿第一发光信号线朝向扫描控制信号线方向依次排列，第二薄膜晶体管、第一薄膜晶体管位于第二发光信号线与扫描控制信号线之间；第六薄膜晶体管以及第四薄膜晶体管位于第二薄膜晶体管的同一侧，第六薄膜晶体管与第五薄膜晶体管并排设置，第四薄膜晶体管与第三薄膜晶体管并排设置。此种版图布局能够大大降低过孔的数量，减小电路占用像素的空间，提高产品的PPI。

技术领域

本发明涉及显示设备技术领域，特别涉及一种像素补偿电路版图结构及虚拟现实显示装置。

背景技术

虚拟现实VR产品，为了提高清晰度，要求高的像素密度(PPI)，也就意味着每个像素空间很小，一种好的布局方式可以节省很多空间。然而，现有的有机发光二极管显示器的像素补偿电路中，薄膜晶体管(TFT)数量比较多，布局复杂，具有很多占用空间的过孔，影响了产品PPI的提高。

发明内容

本发明提供了一种像素补偿电路版图结构及虚拟现实显示装置，上述像素补偿电路版图结构能够使电路中的各个薄膜晶体管连接时，大大降低过孔的数量，减小电路占用像素的空间，提高产品的PPI。

为达到上述目的，本发明提供以下技术方案：

一种像素补偿电路版图结构，包括第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)、第六薄膜晶体管(T6)、第七薄膜晶体管(T7)、第八薄膜晶体管(T8)、电容(Cs)以及有机发光二极管(D1)；

所述第一薄膜晶体管(T1)的栅极电性连接于第二节点(N2)，第一端电性连接于所述第三薄膜晶体管(T3)的第二端，第二端电性连接于所述第四薄膜晶体管(T4)第二端；

所述第二薄膜晶体管(T2)的栅极电性连接于第二节点(N2)，第一端电性连接于第一节点(N1)，第二端电性连接于第三节点(N3)；

所述第三薄膜晶体管(T3)的栅极电性连接于扫描控制信号线(Sn)，第一端电性连接于数据信号线(Date)，第二端电性连接于第一薄膜晶体管(T1)第一端；

所述第四薄膜晶体管的栅极电性连接于扫描控制信号线(Sn)，第一端电性连接于第二节点(N2)，第二端电性连接于第三节点(N3)；

所述第五薄膜晶体管(T5)的栅极电性连接于第二发光信号线(EN2)，第一端电性连接于所述第七薄膜晶体管(T7)的第二端，第二端电性连接于所述第一节点(N1)；

所述第六薄膜晶体管(T6)的栅极电性连接于第二发光信号线(EN2)，第一端电性连接于第三节点(N3)，第二端电性连接于有机发光二极管(D1)的阳极；

所述第七薄膜晶体管(T7)的栅极电性连接于第一发光信号线(EN1)，第一端电性连接于电源电压(ELVDD)，第二端电性连接于第五薄膜晶体管(T5)的第一端；

所述第八薄膜晶体管(T8)的栅极电性连接于第二节点(N2)，第一端电性连接于第一薄膜晶体管(T1)的第一端，第二端电性连接于第一节点(N1)；

其中，

所述第一发光信号线(EN1)、第二发光信号线(EN2)以及扫描控制信号线(Sn)依次平行排列；

所述第七薄膜晶体管(T7)、第五薄膜晶体管(T5)、第二薄膜晶体管(T2)、第一薄膜晶体管(T1)、以及第三薄膜晶体管(T3)沿所述第一发光信号线(EN1)朝向所述扫描控制信号线(Sn)方向依次排列，所述第二薄膜晶体管(T2)、第一薄膜晶体管(T1)位于所述第二发光信号线(EN2)与所述扫描控制信号线(Sn)之间；