[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

存储区域选择电路，其适用于基于存储区域地址信号和模式识别信号而产生多个存储区域选择信号，并且在第一模式期间激活所述多个存储区域选择信号之中的一个存储区域选择信号，或者在第二模式期间同时激活所述多个存储区域选择信号之中的两个存储区域选择信号；

列选择电路，其适用于基于列地址信号和所述模式识别信号而产生多个列选择信号，并且在所述第一模式期间改变所述多个列选择信号，或者在所述第二模式期间保持所述多个列选择信号；以及

多个存储区域，基于所述多个存储区域选择信号和所述多个列选择信号，在所述第一模式期间所述多个存储区域中的一个存储区域被访问，或者在所述第二模式期间所述多个存储区域中的两个存储区域同时被访问，

其中，所述两个存储区域分别被包括在不同的存储区域中。

2.根据权利要求1所述的半导体器件，其中，在所述第一模式期间，所述存储区域选择电路以单位操作时间来激活所述一个存储区域选择信号，以及

其中，在所述第二模式期间，所述存储区域选择电路以所述单位操作时间激活所述两个存储区域选择信号。

3.根据权利要求2所述的半导体器件，其中，所述单位操作时间包括连续访问所述多个存储区域之中的同一个存储区域所需的最少时间。

4.根据权利要求1所述的半导体器件，其中，在所述第一模式期间，对于所述列地址信号的每次输入，所述列选择电路以当前单位操作时间产生并保持所述多个列选择信号，并且以下一个单位操作时间改变并保持所述多个列选择信号，

其中，在所述第二模式期间，对于所述列地址信号的每次输入，所述列选择电路在所述当前单位操作时间内产生并保持所述多个列选择信号。

5.根据权利要求4所述的半导体器件，其中，所述当前单位操作时间和所述下一个单位操作时间分别包括连续地访问所述多个存储区域之中的同一个存储区域所需的最少时间。

6.根据权利要求1所述的半导体器件，其中，所述多个存储区域包括16个存储体，

所述第一模式包括四存储体组模式，以及

所述第二模式包括八存储体模式。

7.一种半导体器件，包括：

多个存储区域；

数据路径选择电路，其适用于基于操作模式信号、模式识别信号和多个标志信号而产生用于将所述多个存储区域选择性地耦接到数据路径的多个数据路径选择信号，其中，在第一模式期间，所述数据路径选择电路以当前第一单位操作时间中的当前第二单位操作时间激活所述多个数据路径选择信号之中与要被访问的一个存储区域相对应的数据路径选择信号并且以下一个第一单位操作时间中的下一个第二单位操作时间激活所述数据路径选择信号，或者在第二模式期间，所述数据路径选择电路以所述当前第一单位操作时间顺序激活所述多个数据路径选择信号之中与要被访问的两个存储区域相对应的数据路径选择信号；

存储区域选择电路，其适用于基于所述操作模式信号、所述模式识别信号、存储区域地址信号以及锁存器源信号而产生与所述多个存储区域相对应的多个存储区域选择信号，其中，在所述第一模式期间，所述存储区域选择电路以所述当前第一单位操作时间激活所述多个存储区域选择信号之中与要被访问的所述一个存储区域相对应的存储区域选择信号，或者在所述第二模式期间，所述存储区域选择电路以所述当前第二单位操作时间同时激活所述多个存储区域选择信号之中与要被访问的所述两个存储区域相对应的存储区域选择信号；以及

列选择电路，其适用于基于所述模式识别信号、列地址信号、反相源信号以及多个锁存器控制信号而产生多个列选择信号，其中，在所述第一模式期间，对于所述列地址信号的每次输入，所述列选择电路以所述当前第一单位操作时间产生并保持所述多个列选择信号之中与要被访问的所述一个存储区域相对应的列选择信号组并且以所述下一个第一单位操作时间改变并保持所述列选择信号组，或者在所述第二模式期间，对于所述列地址信号的每次输入，所述列选择电路以所述当前第一单位操作时间同时产生并保持所述多个列选择信号之中与要被访问的所述两个存储区域相对应的列选择信号组。