[发明专利]半导体器件

说明书

本申请公开一种半导体器件，包括：存储区域选择电路，适用于基于存储区域地址信号和模式识别信号产生多个存储区域选择信号，并在第一模式期间激活多个存储区域选择信号之中的一个或多个存储区域选择信号，或在第二模式期间激活多个存储区域选择信号之中的两个或更多个存储区域选择信号；列选择电路，适用于基于列地址信号和模式识别信号产生多个列选择信号，并在第一模式期间改变多个列选择信号，或在第二模式期间保持多个列选择信号；以及多个存储区域，基于多个存储区域选择信号和多个列选择信号，在第一模式期间其中的一个或多个存储区域被访问，或者在所述第二模式期间其中的两个或更多个存储区域被访问。

相关申请的交叉引用

本专利申请要求于2018年2月28日提交的申请号为10-2018-0024437的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各种示例性实施例总体而言涉及半导体设计技术，并且更具体地涉及半导体器件。

背景技术

当半导体器件针对各种模式以不同的方式来控制数据输入/输出方法时，半导体器件必须具有用于相应模式的不同的控制电路。然而，如果能够将控制电路实施到一个电路中，则将可能保证最佳性能。

发明内容

各种实施例涉及能够通过一个电路灵活地控制针对相应模式的不同的数据输入/输出方法的半导体器件。

在一个实施例中，一种半导体器件可以包括：存储区域选择电路，其适用于基于存储区域地址信号和模式识别信号而产生多个存储区域选择信号，并且在第一模式期间激活所述多个存储区域选择信号之中的一个或多个存储区域选择信号，或者在第二模式期间激活所述多个存储区域选择信号之中的两个或更多个存储区域选择信号；列选择电路，其适用于基于列地址信号和所述模式识别信号而产生多个列选择信号，并且在所述第一模式期间改变所述多个列选择信号，或者在所述第二模式期间保持所述多个列选择信号；以及多个存储区域，基于所述多个存储区域选择信号和所述多个列选择信号在所述第一模式期间所述多个存储区域中的一个或多个存储区域被访问或者在所述第二模式期间所述多个存储区域中的两个或更多个存储区域被访问。

在一个实施例中，一种半导体器件可以包括：多个存储区域；数据路径选择电路，其适用于基于操作模式信号、模式识别信号和多个标志信号而产生用于将所述多个存储区域选择性地耦接到数据路径的多个数据路径选择信号，其中，在第一模式期间，所述数据路径选择电路以当前第一单位操作时间中的当前第二单位操作时间激活所述多个数据路径选择信号之中与要被访问的一个存储区域相对应的数据路径选择信号并且以下一个第一单位操作时间中的下一个第二单位操作时间激活所述数据路径选择信号，或者在第二模式期间，所述数据路径选择电路以所述当前第一单位操作时间顺序激活所述多个数据路径选择信号之中与要被访问的两个存储区域相对应的数据路径选择信号；存储区域选择电路，其适用于基于所述操作模式信号、所述模式识别信号、存储区域地址信号以及锁存器源信号而产生与所述多个存储区域相对应的多个存储区域选择信号，其中，在所述第一模式期间，所述存储区域选择电路以所述当前第一单位操作时间激活所述多个存储区域选择信号之中与要被访问的所述一个存储区域相对应的存储区域选择信号，或者在所述第二模式期间，所述存储区域选择电路以所述当前第二单位操作时间同时激活所述多个存储区域选择信号之中与要被访问的所述两个存储区域相对应的存储区域选择信号；以及列选择电路，其适用于基于所述模式识别信号、列地址信号、反相源信号以及多个锁存器控制信号而产生多个列选择信号，其中，在所述第一模式期间，对于所述列地址信号的每次输入，所述列选择电路以所述当前第一单位操作时间产生并保持所述多个列选择信号之中与要被访问的所述一个存储区域相对应的列选择信号组并且以所述下一个第一单位操作时间改变并保持所述列选择信号组，或者在所述第二模式期间，对于所述列地址信号的每次输入，所述列选择电路以所述当前第二单位操作时间同时产生并保持所述多个列选择信号之中与要被访问的所述两个存储区域相对应的列选择信号组。