[发明专利]一种IP与EFPGA端口连接方法及其优选方法

说明书

本发明公开了一种IP与EFPGA的端口连接方法，包括步骤：使用硬件描述语言建立层次化设计工程；基于层次化设计工程中IP在欲连接EFPGA上的逻辑关系将IP的IO端口映射到顶层模块的端口上；对层次化设计工程运行逻辑综合，输出综合结果；综合结果中的每一个IO选择欲连接EFPGA的IO模块的单侧端口的IO资源中的任一合法IO资源进行分配；当各IO具备合法位置后保存IO资源的位置信息。一种优选方法，包括多次重复综合结果中每一个IO随机分配合法的IO资源位置信息,并分别进行全局布局、详细布局和绕线得到时序性能结果；将多个时序性能结果进行排序，选择时序性能结果最优的IO资源的位置信息。用多个IO的位置去替代单一位置的IP，使集成IP的工作规范化和流程化。

技术领域

本发明涉及IP与EFPGA集成连接领域，尤其涉及一种IP与EFPGA端口连接方法及其优选方法。

背景技术

目前，在系统集成中经常会有一个内部IP或第三方IP与EFPGA集成连接的要求，IP的端口与EFPGA的输入和输出IO相连接集成新的芯片，集成后的性能是我们很重视的一个重要环节，EFPGA的四边有大量的输入和输出IO，常规的集成连接会综合评估EFPGA的四边IO端口的性能，导致在连接全局布局和详细布局不能兼顾的弊端。

发明内容

本发明的目的在于解决现有技术存在的缺陷。

为达到上述目的，第一方面一种IP与EFPGA的端口连接方法，包括步骤：

使用硬件描述语言建立层次化设计工程，层次化设计工程中包含IP在欲连接EFPGA上的逻辑关系和顶层模块；

基于IP在欲连接EFPGA上的逻辑关系将IP的IO端口映射到顶层模块的端口上；

对层次化设计工程运行逻辑综合，输出综合结果；

综合结果中的每一个IO选择欲连接EFPGA的IO模块的单侧端口的IO资源中的任一合法IO资源进行分配；

当各IO具备合法位置后保存IO资源的位置信息。

第二方面一种IP与EFPGA的优选端口连接方法，包括步骤：

使用硬件描述语言建立层次化设计工程，层次化设计工程中包含IP在欲连接EFPGA上的逻辑关系和顶层模块；

基于IP在欲连接EFPGA上的逻辑关系将IP的IO端口映射到顶层模块的端口上；

对层次化设计工程运行逻辑综合，输出综合结果；

综合结果中的每一个IO选择欲连接EFPGA的IO模块的单侧端口的IO资源中的任一合法IO资源进行分配；

当各IO具备合法位置后保存IO资源的位置信息；

对得到的IO资源的位置信息进行全局布局、详细布局和绕线，得到绕线的时序性能结果；

至少两次对综合结果中的每一个IO选择欲连接EFPGA的IO模块的单侧端口的IO资源中的任一合法IO资源进行分配，保存每次的IO资源的位置信息及其对应的时序性能结果；

将多个时序性能结果进行排序，选择时序性能结果最优的IO资源的位置信息。

优选地，欲连接EFPGA的IO模块的单侧端口的IO资源分为输入资源组和输出资源组；综合结果中的每一个IO根据方向性，选择输入资源组或输出资源组中的任一合法IO资源进行分配。

优选地，至少两次重复上述步骤时，选择EFPGA同侧的单侧端口。

优选地，硬件描述语言为VHDL或Verilog语言。

优选地，层次化设计工程根据欲连接EFPGA进行设计。