[发明专利]一种功率半导体MOS器件及其制备方法

说明书

一种功率半导体MOS器件及其制备方法，为提供一种维持足够高的阈值电压的基础上，降低器件的沟道电阻和导通损耗的半导体器件，本发明提供一种如下的技术方案：在P型体区内设有N型沟道埋层，并将栅介质层分为与P型体区和漂移区接触的可发生电子隧穿效应的第一栅介质层、位于第一栅介质层上的用于捕获从第一栅介质层隧穿而来的电子并使其成为固定负电荷的第二栅介质层以及位于第二栅介质层上的用于隔离第二栅介质层与栅电极的第三栅介质层，本发明所提供的碳化硅功率MOSFET相对于传统的碳化硅功率MOSFET而言，可以在维持足够高的阈值电压的基础上，大大降低电子沟道的导通电阻，继而实现更低的MOSFET导通损耗。

技术领域

本发明涉及于功率半导体器件，特别是基于碳化硅的功率场效应管(SiC PowerMOSFET)的结构以及其制作方法。

背景技术

功率场效应管(Power MOSFET)是一种关键的半导体元件，被广泛应用于各种功率控制系统中，如马达驱动、电能转换等。近年来，基于碳化硅(SiC)材料的功率器件得到了业内巨大的重视和发展。碳化硅材料具有远高于传统硅基半导体材料的击穿电场强度和电子导电迁移率，并拥有更好的散热能力。这些优点使碳化硅非常适合作为新一代高压功率器件材料，并赋予了基于碳化硅材料的高压功率MOSFET巨大的市场应用潜力。

图1展示了一个传统的碳化硅基平面栅型功率MOSFET器件的横切面示意图。该器件底部是由金属层构成的漏极电极(101)。漏极电极上方是N⁺型衬底层(102)。衬底层(102)上方是N型漂移区(103)。在N型漂移区(103)上表面具有周期性排布的P型体区(104)，P⁺欧姆接触区(105)位于P型体区(104)上表面。N⁺型源极区(106)也在P型体区(104)上表面且与P⁺欧姆接触区(105)相邻。P⁺型欧姆接触区(105)与N⁺型源极区(106)均与上方的源极电极金属层(110)相连。在N型漂移区(103)的上表面还设有栅电极(108)，栅电极(108)与N型漂移区(103)及其表面的掺杂区之间通过栅介质层(107)隔离。栅电极(108)与源电极(110)之间通过层间介质层(109)隔离。所述栅介质层(107)和层间介质层(109)一般由二氧化硅材料构成。

功率MOSFET器件的导通与关断受其阈值电压和栅电极(108)的偏置电压控制。阈值电压指的是MOSFET开启所需的最小栅极偏压。当栅电极(108)的电压低于MOSFET的阈值电压时，N⁺型源极区(106)与N型漂移区(103)之间被P型体区(104)阻隔，MOSFET处于阻断状态。当栅电极(108)上施加的电压大于MOSFET的阈值电压时，在栅介质层(107)下方的P型体区(104)的上表面会形成一层N型的沟道，称为反型层沟道。栅极电压与阈值电压之间的差值被称为栅极过驱动电压。在反型层沟道形成后，N⁺型源极区(106)中的电子可以沿着反型层沟道进N型漂移区(103)，并最终到达漏极电极(101)，实现MOSFET的导通。一般地，N型MOSFET的沟道导通电阻由反型层内的电子浓度和电子迁移率共同决定，反型层电子浓度和迁移率越高，沟道导通电阻越小。其中，反型层电子浓度与栅极过驱动电压正相关，而电子迁移率受反型层内的杂质和缺陷的散射、以及反型层内的电场强度共同影响。

然而，对于传统的碳化硅功率MOSFET而言，构成栅介质层(107)的二氧化硅材料与碳化硅半导体材料之间存在严重的材料晶格失配，于是在二者的交界面往往存在大量的界面态，这些界面态会对反型层中的电子产生严重的散射，大大降低反型层中电子的迁移率，提高反型层的沟道电阻。对于耐压等级小于3300伏的碳化硅功率MOSFET而言，反型层沟道电阻已成为限制碳化硅MOSFET总导通电阻的重要因素。