[发明专利]一种DTSCR器件

说明书

本发明实施例提供了一种DTSCR器件，包括：P型衬底，所述P型衬底上从左至右依次设置有预设P+掺杂区、预设N+掺杂区以及多个N阱区，所述多个N阱区中的所有N阱区从左至右依次连接；所述预设N+掺杂区的部分区域构成预设N阱区；其中，所述预设P+掺杂区和所述预设N+掺杂区均为源区。本发明实施例提供的一种DTSCR器件，将预设N+掺杂区的部分区域构成预设N阱区，实现了抑制DTSCR的二次触发现象，满足ESD设计要求。而且，还可以通过DTSCR器件中的二极管的数量实现对DTSCR整体触发电压的精确调节，从而满足不同的ESD设计需求。

技术领域

本发明实施例涉及集成电路的静电放电保护技术领域，更具体地，涉及一种DTSCR器件。

背景技术

集成电路的静电放电(Electrostatic Discharge，ESD)现象是芯片在浮接的情况下，大量的电荷从外向内灌入集成电路的瞬时过程。由于集成电路芯片的内阻很低，当ESD现象发生时，会产生一个瞬时(耗时100～200纳秒，上升时间仅约0.1～10纳秒)、高峰值(几安培)的电流，并且产生大量焦耳热，从而会造成集成电路芯片失效问题。

对于深亚微米的集成电路，二极管触发的硅控整流器(Diode Triggered SiliconControlled Rectifier，DTSCR)由于触发电压可调，单位面积的电流泄放能力强而被广泛的应用于先进工艺下的ESD保护。常规的DTSCR器件是一种ESD保护器件。

现有技术中提供的DTSCR器件，在静电输入端V_ESD发生ESD冲击时能够首先开启二极管链，二极管链开启之后每个二极管垂直方向寄生的PNP BJT导通，P型硅衬底作为集电极收集大量的电流，但由于DTSCR器件的本征SCR需要的触发电流要高于二极管链寄生SCR的触发电流，故寄生SCR先开启泄放部分ESD电流，但是由于电流泄放能力有限，不能实现电压钳位，因此引起DTSCR整体触发电压再次增加，与此同时衬底收集的电流要高于寄生SCR泄放的电流，从而使得用于触发本征SCR的电流增加直至达到本征SCR的触发电流，本征SCR开启，SCR开启后导通电阻很低，作为主要的ESD电流泄放单元，能将电压箝至到较低的电位，由此出现了二次触发现象。二次触发现象会造成DTSCR整体较高的触发电压，不能满足ESD设计要求。

因此，现急需提供一种DTSCR器件，以解决现有的DTSCR器件在ESD冲击下的二次触发问题。

发明内容

为克服上述问题或者至少部分地解决上述问题，本发明实施例提供了一种DTSCR器件。

本发明实施例提供了一种DTSCR器件，包括：P型衬底，所述P型衬底上从左至右依次设置有预设P+掺杂区、预设N+掺杂区以及多个N阱区，所述多个N阱区中的所有N阱区从左至右依次连接；

所述预设N+掺杂区的部分区域构成预设N阱区；

其中，所述预设P+掺杂区和所述预设N+掺杂区均为源区。

本发明实施例提供的一种DTSCR器件，将预设N+掺杂区的部分区域构成预设N阱区，实现了抑制DTSCR的二次触发现象，满足ESD设计要求。而且，还可以通过DTSCR器件中的二极管的数量实现对DTSCR整体触发电压的精确调节，从而满足不同的ESD设计需求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中提供的一种DTSCR器件的结构示意图；

图2为本发明实施例提供的一种DTSCR器件的结构示意图；