[发明专利]一种DDR时钟路径及其低功耗的占空比校正电路

权利要求书

1.一种低功耗的占空比校正电路，其特征在于，包括依次连接在时钟输入端和时钟输出端之间的耦合电路、反相传输电路和输出电路，输入端和输出端分别连接时钟输入端和时钟输出端的直通电路，以及连接在反相传输电路输出端和输入端之间的反馈电路；

所述的直通电路包括依次连接三态反相器组和反相器组，三态反相器组内的三态反相器为偶数个，反相器组内的反相器为偶数个；三态反相器的使能端连接使能信号，反使能端连接反相使能信号；

输出电路的输出和直通电路的输出经连接的数据选择器选择后输出连接时钟输出端，数据选择器的控制端连接使能信号；

所述的反馈电路包括依次连接在反相传输电路输出端和输入端之间的传输门和共模反馈电路，共模反馈电路的输出端连接MOSE管M1的源极，MOSE管M1的漏极接地；使能信号经使能反相器分别连接MOSE管M1的栅极和传输门的控制输入端；传输门的控制输出端连接数据选择器的控制端。

2.根据权利要求1所述的一种低功耗的占空比校正电路，其特征在于，所述的耦合电路包括依次连接的电阻R1和电容C3，以及一端设置在电阻R1和电容C3之间的电容C1，电容C1的另一端接地。

3.根据权利要求1所述的一种低功耗的占空比校正电路，其特征在于，反相传输电路包括依次连接的奇数个反相器。

4.根据权利要求1所述的一种低功耗的占空比校正电路，其特征在于，所述的输出电路包括一个反相器。

5.根据权利要求1所述的一种低功耗的占空比校正电路，其特征在于，共模反馈电路包括连接在传输门和MOSE管M1源极之间的电阻R2，以及一端连接在电阻R2和MOSE管M1源极之间，另一端接地的电容C3。

6.一种DDR时钟路径，其特征在于，包括依次连接的RCV电路、权利要求1-5任意一项所述的低功耗的占空比校正电路、DLL电路和DCC电路。

7.根据权利要求6所述的一种DDR时钟路径，其特征在于，低功耗的占空比校正电路的输入端连接时钟信号CLKRCV，输出端输出占空比50％的时钟信号CLKLP。