[发明专利]一种基于SPI的通信系统、方法、设备和储存介质

说明书

本发明实施例公开了一种基于SPI的通信系统、方法、设备和储存介质，该系统包括：一个配置有通用SPI接口模块的主机和至少一个配置有从机SPI接口模块的从机；从机SPI接口模块包括数据区、串行时钟引脚、主机输入/从机输出数据引脚、主机输出/从机输入数据引脚和从机选择引脚；数据区包括中断寄存器，中断寄存器中设置有主机触发从机的第一中断位和从机触发主机的第二中断位；主机的预设引脚连接到从机SPI接口模块的中断寄存器，以便主机对第一中断位进行写操作和对第二中断位进行读操作；所述从机设置为第一中断位进行读操作和对第二中断位进行写操作。本发明实施例有效降低CPU处理SPI接口数据的负荷。

技术领域

本发明实施例涉及通信技术，尤其涉及一种基于SPI的通信系统、方法、设备和储存介质。

背景技术

串行外设接口(Serial Peripheral Interface，SPI)是一种同步串行外设接口，该接口一般使用4条线：串行时钟线SCK、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线NSS。

如图1所示，常用的SPI接口，需要发送数据，就将数据写入发送缓冲区，SPI接口就开始发送；同时接收数据到接收缓冲区中，接收的数据可以通过中断或轮询的方式由中央处理器(Central Processing Unit，CPU)处理。

但现有技术中，数据发送的时候，如果从机接收缓冲区满，主机仍然继续发送，造成数据流的损失。数据按字节发送，没有校验机制，CPU按字节接收数据时，因频繁的中断调用而导致CPU处理能力效率低下。

发明内容

本发明实施例提供一种基于SPI的通信系统、方法、设备和储存介质，以实现降低CPU处理SPI接口数据的负荷。

第一方面，本发明实施例提供了一种基于SPI的通信系统，包括：

一个配置有通用SPI接口模块的主机和至少一个配置有从机SPI接口模块的从机；所述从机SPI接口模块包括数据区、串行时钟引脚、主机输入/从机输出数据引脚、主机输出/从机输入数据引脚和从机选择引脚；所述数据区包括中断寄存器、主到备缓冲区和备到主缓存区，所述中断寄存器中设置有主机触发从机的第一中断位和从机触发主机的第二中断位；所述通用SPI接口模块和所述从机SPI接口模块对应引脚信号连接；所述主机的预设引脚连接到所述从机SPI接口模块的中断寄存器，以便所述主机对所述第一中断位进行写操作和对所述第二中断位进行读操作；所述从机设置为对所述第一中断位进行读操作和对所述第二中断位进行写操作。

第二方面，本发明实施例还提供了一种基于SPI的通信方法，包括：

当主机发送数据时，根据待发送数据，按照预设数据帧结构，生成数据帧；其中，所述数据帧的结构为1字节的帧长、0-60字节的净荷和2字节的CRC校验值；

读取从机SPI接口模块的中断寄存器；

如果所述中断寄存器的第一中断位被清除，以两字节为单位向所述从机SPI接口模块发送所述数据帧；其中，前一字节为写入数据地址，后一字节为与所述写入数据地址对应的所述数据帧的数据，所述写入数据地址的第1个bit位为读写操作标识位，并标识为写操作，第2-7个bit位对应所述从机SPI接口模块中的主到备缓存区的地址；

每当一个所述数据帧发送完成后，对所述从机SPI接口模块的中断寄存器执行写操作，将所述中断寄存器的第一中断位置位，以触发从机产生中断，从机执行SPI数据接收操作。

第三方面，本发明实施例还提供了一种基于SPI的通信方法，包括：

当从机发送数据时，根据待发送数据，按照预设数据帧结构，生成数据帧；其中，所述数据帧的结构为1字节的帧长、0-60字节的净荷和2字节的CRC校验值；

读取从机SPI接口模块的中断寄存器；