[发明专利]内存访问芯片及装置

权利要求书

1.一种内存访问装置，其特征在于，

所述装置包括：

存储器件，任意所述存储器件包括至少两个存储芯片，所述存储芯片被配置为被读取存储的数据；

桥接芯片，被配置为提供第一高速串行总线接口及分别与所述存储芯片唯一关联的至少两个内存访问接口；

所述桥接芯片通过所述第一高速串行总线接口接收高速串行总线发送的访问请求，所述桥接芯片根据所述访问请求通过所述内存访问接口寻址唯一关联的所述存储芯片，以及读取被寻址所述存储芯片存储的数据，所述桥接芯片通过所述第一高速串行总线接口发送读取的数据到高速串行总线。

2.如权利要求1所述的内存访问装置，其特征在于，

所述存储芯片被配置为被写入存储的数据；

所述桥接芯片通过所述第一高速串行总线接口接收所述高速串行总线发送的写入请求及数据，所述桥接芯片根据所述写入请求通过所述内存访问接口寻址唯一关联的所述存储芯片，以及在被寻址的所述存储芯片写入数据。

3.如权利要求2所述的内存访问装置，其特征在于，

所述桥接芯片配置所述存储芯片的芯片地址，以及所述桥接芯片根据访问请求或所述写入请求获取被读取或被写入的所述芯片地址，并且通过所述芯片地址寻址所述存储芯片。

4.如权利要求2所述的内存访问装置，其特征在于，

所述装置包括至少两个存储器件；

任意所述存储器件唯一关联有所述桥接芯片；

任意所述桥接芯片被配置为提供第一高速串行总线接口及至少一内存访问接口；

任意所述桥接芯片通过所述第一高速串行总线接口接收高速串行总线发送的访问请求，所述存储芯片根据所述访问请求通过一所述内存访问接口在唯一关联的所述存储器件中寻址所述存储芯片，以及读取被寻址所述存储芯片存储的数据，所述桥接芯片通过所述第一高速串行总线接口发送读取的数据到高速串行总线；

所述桥接芯片通过所述第一高速串行总线接口接收所述高速串行总线发送的写入请求及数据，所述桥接芯片根据所述写入请求通过所述内存访问接口在唯一关联的所述存储器件中寻址所述存储芯片，以及在被寻址的所述存储芯片写入数据。

5.如权利要求2所述的内存访问装置，其特征在于，

所述装置包括：

所述主设备被配置为提供第二高速串行总线接口，以及所述主设备执行应用，并且根据所述应用通过所述第二高速串行总线接口发送操作请求和/或数据到所述高速串行总线，或者从所述高速串行总线接收数据；

所述操作请求为访问请求或写入请求。

6.如权利要求2所述的内存访问装置，其特征在于，

所述高速串行总线为SERDES。

7.如权利要求2所述的内存访问装置，其特征在于，

所述存储芯片为GDDR6。

8.一种如权利要求2的内存访问芯片，其特征在于，

所述芯片由所述存储器件及其唯一关联的所述桥接芯片封装；

所述芯片被配置为对外部提供所述第一串行通信接口。

9.一种如权利要求4的内存访问芯片，其特征在于，

所述芯片由至少两个所述存储器件及其唯一关联的所述桥接芯片封装；

所述芯片被配置为对外部提供与所述桥接芯片数量相同的所述第一串行通信接口。