[实用新型]电子装置

说明书

本公开涉及一种电子装置。衬底包括掺杂有相反导电类型的第一半导体层和第二半导体层，第一半导体层和第二半导体层在PN结处彼此接触以形成结型二极管。由绝缘层侧向包围的导电区域形成的至少一个硅通孔结构完全穿过第一半导体层并且部分穿过第二半导体层延伸，硅通孔结构具有嵌入在第二半导体层中并且与第二半导体层物理接触和电接触的后端。第一电连接件被制作成连接到第一硅通孔结构，并且第二电连接件被制作成连接到第一半导体层。在第一电连接件和第二电连接件处施加并感测测试电流，以检测至少一个硅通孔结构中的缺陷。

技术领域

本实用新型涉及一种电子装置。

背景技术

图1示出了电子集成电路晶片1的示意性和简化的截面图，该电子集成电路晶片1包括：由半导体材料制成的衬底3、第一电介质层4、第二电介质层5和钝化电介质层6。电子部件(例如，晶体管器件3a)集成在衬底3上和衬底3内。在第一电介质层4内集成有由绝缘材料包围的导电触点4a(例如，制成的源极/漏极/栅极区域)和其他结构(例如晶体管栅极4b)。在第二电介质层5内集成有由绝缘材料包围的、在多个金属化层(M1-Mn)上的金属互连线5a和金属过孔5b，其中互连线和过孔电连接到触点4a和第一电介质层4的其他结构。钝化电介质层6包括触点焊盘7，触点焊盘7电连接到第二电介质层5的互连线和过孔。钝化电介质层6的顶表面是晶片1的正面。衬底3的底表面是晶片1的背面。

在集成电路的制造中使用硅通孔或半导体通孔(统称为“TSV”)的技术是常见的。TSV是竖直延伸穿过集成电路芯片的导电材料的互连，以便实现集成在集成电路芯片结构的各层处的电路的元件与集成电路的外部面(正面和/或背面)的电连接。TSV以如下方式穿过集成电路芯片(例如，穿过晶片1的衬底3和其他包括的层)竖直地展开，使得在制造过程结束时，可以从集成电路芯片的外部面接入TSV。

图1示出了使用TSV 9的多个示例。每个TSV 9形成竖直延伸穿过衬底3并且可能(完全或部分)穿越层4、5和6中的一个或多个层的导电互连。具体地，作为示例，图1示出：穿过层4并部分穿过衬底3延伸的TSV 9；至少部分穿过层5、穿过层4并部分穿过衬底3延伸的TSV 9；以及穿过层4和5并部分穿过衬底3延伸的TSV 9。

例如，TSV 9可以如美国专利申请公开No.2005/0101054(通过引用并入)或者如施普林格出版社纽约公司(Springer-Verlag New York Inc.)出版的由Chuan Seng Tan、Ronald J.Gutmann和L.Rafael Reif编写的“晶片级3-D IC工艺技术(Wafer Level 3-DICs Process Technology)”第85–95页(通过引用并入)中所描述的那样获得。

在整个制造过程中，通过由缩略词FEOL(前段制程，Front End of Line)表示的适当制造过程来提供具有电子部件的衬底3和第一电介质层4。然而，第二电介质层5和钝化电介质层6通过由缩略词BEOL(后段制程，Back End of Line)表示的适当制造过程来提供。图1中的图示处于将晶片切割成单独的集成电路芯片之前的制造的中间阶段。因此，在BEOL之后，制造过程可以进一步包括晶片切割操作。

图2示出了在制造过程的后续阶段中的晶片1。这里，已经执行了(用已知的精研或“背部研磨”技术)对晶片1的衬底3的后表面进行减薄的步骤，以暴露每个TSV 9的后端9b的一部分。在完成减薄过程之后，与图1的中间阶段相比，衬底3具有减小的厚度，例如小于100μm的厚度。

在制造过程的下一个步骤中，晶片1可以被切割(例如在线10处)以限定多个芯片12，每个芯片包含相应的电子集成电路。在切割之后，芯片被封装以形成集成电路器件。