[实用新型]一种BMC数据安全加速卡

说明书

本实用新型公开了一种BMC数据安全加速卡，包括：FPGA芯片、密码芯片1、密码芯片2、FPGA配置芯片、随机数发生器、电源芯片1、电源芯片2、50MHz晶体振荡器、下载口K1、调试口K2；FPGA芯片通过IO总线分别与密码芯片1、密码芯片2、FPGA配置芯片、随机数发生器、下载口K1和调试口K2连接；所述电源芯片1、电源芯片2和随机数发生器均与5V电源连接，电源芯片1分别与密码芯片1、密码芯片2、FPGA配置芯片和FPGA芯片连接，电源芯片2与FPGA芯片连接；所述50MHz晶体振荡器与FPGA芯片连接，用于为FPGA芯片提供时钟输入，作为工作的时钟频率。

技术领域

本实用新型涉及信息安全技术领域，更具体的说是涉及一种BMC数据安全加速卡。

背景技术

BMC是基板管理控制器，目前已广泛应用于服务器领域。BMC利用虚拟的键盘、界面、鼠标、电源等为服务器提供远程管理功能。用户利用BMC监视服务器的物理特征，如各部件的温度、电压、风扇工作状态、电源供应以及机箱入侵等。BMC作为服务器中相对独立的管理控制单元本身存在着安全风险，例如黑客等恶意人员可以入侵BMC，植入恶意代码、窃取重要信息、破坏数据的完整性，进而对服务器进行恶意攻击，甚至造成服务器的业务中断。因此，有必要加强对BMC中数据安全性的保护。

当前，用户利用BMC监视服务器的物理特征是通过调用内部的软件算法模块来实现的，如SHA1、RSA等模块，通过IIC接口实现数据的传输。但是，SHA1、RSA等算法模块是由软件算法实现的，运算速度慢，且消耗BMC的内存资源，另外采用软件算法安全强度低，数据容易被篡改和破坏，从而造成BMC的安全隐患。

实用新型内容

针对上述缺陷，本实用新型的目的在于提供了一种BMC数据安全加速卡，用于信息安全领域的服务器中，实现对BMC数据的安全性保护，包括对数据的机密性、完整性和合法性的保护，以及提高数据处理的速度。

本实用新型为实现上述目的，通过以下技术方案实现：一种BMC数据安全加速卡，包括：FPGA芯片、密码芯片1、密码芯片2、FPGA配置芯片、随机数发生器、电源芯片1、电源芯片2、50MHz晶体振荡器、下载口K1、调试口K2；FPGA芯片通过IO总线分别与密码芯片1、密码芯片2、FPGA配置芯片、随机数发生器、下载口K1和调试口K2连接；所述电源芯片1、电源芯片2和随机数发生器均与5V电源连接，电源芯片1分别与密码芯片1、密码芯片2、FPGA配置芯片和FPGA芯片连接，电源芯片2与FPGA芯片连接；所述50MHz晶体振荡器与FPGA芯片连接，用于为FPGA芯片提供时钟输入，作为工作的时钟频率。

进一步，所述FPGA芯片包括状态机控制器、RAM、ROM和eSPI总线物理接口，所述RAM为双端口RAM，RAM分别与状态机控制器和eSPI总线物理接口连接，所述状态机控制器用于密码芯片1的逻辑功能控制，运行国密SM1算法，并通过RAM对SM1算法加密数据进行缓存；所述状态机控制器用于密码芯片2的逻辑功能控制，进行国密SM2和SM3算法，通过ROM对SM2算法的签名值和密钥、SM3算法的摘要值数据进行存储；所述FPGA芯片通过eSPI总线物理接口与服务器的BMC连接。

进一步，所述FPGA芯片采用型号为EP3C25F256C8的IC器件。

进一步，所述FPGA配置芯片采用EPCS8芯片。

进一步，所述电源芯片1采用型号为TPS767D301的电源转换芯片，所述电源芯片1将5V电压转换为3.3V电压后分别与加密芯片1、加密芯片2和FPGA配置芯片连接；所述电源芯片1将5V电压转换为2.5V电压后与FPGA芯片的锁相环引脚连接。

进一步，所述电源芯片2采用型号为TPS54612PWP的电源转换芯片，所述电源芯片2将5V电压转换为1.2V电压后与FPGA芯片的内核电路连接。

进一步，所述下载口K1和调试口K2均为JTAG接口。