[实用新型]硅基射频电容

说明书

一种硅基射频电容，包括硅基衬底，所述硅基衬底内包括空腔，所述空腔的一侧为硅质薄膜，空腔的内壁没有不同衬底结构间键合的缝隙。解决现有硅基射频电容制作成本高、精度要求高，机械强度不足的问题。

技术领域

本实用新型涉及电子元器件设计领域，尤其涉及一种硅基射频电容。

背景技术

无线通信技术是近几十年来在IT领域中发展最为迅速的技术之一，射频电路在无线通信中起到了至关重要的作用。随着CMOS(Complementary Metal OxideSemiconductor)技术的长足发展，基于CMOS工艺制备电子器件的成本已经大为减少。利用CMOS集成工艺制备射频电路，不仅可以提高集成度，减少电路板和设备体积，更可以大幅度降低制造成本。具有很高的应用和商业价值。

然而在传统CMOS工艺中，采用了硅衬底和阱工艺隔离，这并不利于射频器件尤其是无源射频器件的工作。低电阻率的衬底往往带来漏电、信号衰减、电磁信号串扰等影响。而其较高的介电常数往往导致许多不必要的寄生电容，影响射频电路的工作品质。电容元件的品质对整个射频电路起到至关重要的作用，传统的硅衬底和阱掺杂制备的电容元件，其与硅衬底之间往往存在较大的寄生电容，从而容易造成较大的电容损耗，降低了电容的Q值。基于以上原因，提供一种能够有效减小衬底的寄生电容，减小电容损耗，提高电容Q值的基于绝缘体上硅衬底的射频电容元件及其制备方法实属必要。

目前的基于绝缘体上硅衬底的射频电容元件及其制备方法中，该技术采用金属-绝缘体-金属结构制备射频电容，电容的两侧金属电极都直接由外部绝缘层覆盖，下极板处与硅基衬底之间存在一处空气气隙，能够与硅基衬底进行隔离，有效地实现下极板边界为零阻抗，因此能够减小射频信号的损失和串扰问题。

但目前的技术中采用的制备方法较为复杂，如专利CN105895507A中需要采用两块基底进行键合封装，以得到电容下极板的空腔结构。键合工艺制备要求较高，在制备时，键合工艺的条件较为严格，必须打开界面分子的键能，保证键合的两种材质具有相接近的热膨胀系数，才能达到较好的键合效果。此外，键合工艺对两块基底的表面粗糙度也有较高的要求，理论上，粗糙度过大以及表面含有大于等于1um的颗粒时都会影响键合效果。键合工艺达不到很好的效果，会使得该射频电容结构具有较差的机械性能，在使用过程中抗振动性能差。此外，射频电容下极板的空腔结构制备较为复杂。该空腔结构的形成必须使用两块基底进行键合封装才能制备成功。在制备时，基底必须尽可能的减薄，该方法成本较高，不利于成品率的提升。该制备方法使得该结构制备工艺较为复杂，成品率不高，且增加了成本。因此需要提出一种有效的制备方法解决上述问题。

发明内容

鉴于上述目前技术的不足，需要提供一种新型的硅基射频电容及制备方法，解决现有硅基射频电容制作成本高、精度要求高，机械强度不足的问题。

为实现上述目的，本实用新型提供了一种硅基射频电容，包括硅基衬底，所述硅基衬底内包括空腔，所述空腔的一侧为硅质薄膜，空腔的内壁没有不同衬底结构间键合的缝隙。

进一步地，所述绝缘层为氧化硅、氮化硅或氧化硅氮化硅复合材料。

优选地，所述下电极或上电极为过渡金属层和导电率高的金属层构成的复合层，过渡金属是钼Mo、钛Ti、钽Ta、Mo-Nd金属，导电率较好的金属如铝Al、金Au、银Ag或铜Cu。

可选地，所述介质层为二氧化硅、氮化硅、三氧化二铝及氧化锌中的一种材料或多种材料复合。

进一步地，所述硅质薄膜位于空腔上表面，由制备空腔时制得。

区别于现有技术，上述硅基射频电容克服传统的键合工艺对表面粗糙度要求严格，采用两块基底制作的高成本的特点，本实用新型制作的射频电容不仅具有Q值高，而且能够降低衬底对射频信号干扰的影响。

附图说明

图1为具体实施方式所述的硅基射频电容构造示意图；