[实用新型]一种SPI接收控制逻辑电路

权利要求书

1.一种SPI接收控制逻辑电路，其特征在于它具有：读控制电路，位时钟控制电路，串行数据接收电路，片选控制电路；其中，读控制电路的输出端接串行数据接收电路的输入端；读控制电路的输出端接片选控制电路的输入端；位时钟控制电路的输出端接串行数据接收电路的输入端，位时钟控制电路的输出端接片选控制电路的输入端。

2.根据权利要求1所述的一种SPI接收控制逻辑电路，其特征在于串行数据接收电路，是由集成电路U5，U7，连接器J1，J3连接构成，集成电路U7的型号为74LS164，集成电路U5的型号为DM74LS564，集成电路U5的引脚1,10接地，集成电路U5的引脚20接5V，集成电路U5的引脚7接地，集成电路U7的引脚7接地，集成电路U7的引脚14接5V，连接器J1的引脚1接地，连接器J1的引脚1，2接地，集成电路U5的引脚19接连接器J3的引脚11，集成电路U5的引脚18接连接器J3的引脚10，集成电路U5的引脚17接连接器J3的引脚9，集成电路U5的引脚16接连接器J3的引脚8，集成电路U5的引脚15接连接器J3的引脚7，集成电路U5的引脚14接连接器J3的引脚6，集成电路U5的引脚13接连接器J3的引脚5，集成电路U5的引脚12接连接器J3的引脚4，集成电路U5的引脚9接集成电路U7的引脚13，集成电路U5的引脚8接集成电路U7的引脚12，集成电路U5的引脚7接集成电路U7的引脚11，集成电路U5的引脚6接集成电路U7的引脚10，集成电路U5的引脚5接集成电路U7的引脚6，集成电路U5的引脚4接集成电路U7的引脚5，集成电路U5的引脚3接集成电路U7的引脚4，集成电路U5的引脚2接集成电路U7的引脚3，集成电路U7的引脚9接集成电路U1的引脚11，集成电路U,5的引脚11接集成电路U7的引脚8，接连接器J1的引脚3，接集成电路U3的引脚6。

3.根据权利要求1所述的一种SPI接收控制逻辑电路，其特征在于所述的片选控制电路，是由集成电路U1，U2，U5，连接器J1连接构成，其中，集成电路U1的型号为CD4051，集成电路U2的型号为CD4040B，集成电路U3的型号为DM74LS85，集成电路U1的引脚6,9，集成电路U2的引脚8，集成电路U3的引脚2,3，10,12,13接地，集成电路U1的引脚7接-5V，集成电路U1的引脚12,1,4,15,16接5V，集成电路U2的引脚16接5V，集成电路U3的引脚4，15，16接5V，集成电路U1的引脚13接集成电路U1的引脚7，集成电路U6的引脚2，连接器J1的引脚3，集成电路U1的引脚10接集成电路U6的引脚1，集成电路U3的引脚6，连接器J1的引脚2，集成电路U1的引脚11接集成电路U3的引脚2，集成电路U2的引脚11，集成电路U1的引脚3接集成电路U3的引脚10，集成电路U2的引脚7接集成电路U3的引脚9，集成电路U2的引脚6接集成电路U3的引脚11，集成电路U2的引脚5接集成电路U3的引脚14，集成电路U2的引脚3接集成电路U3的引脚1。