[实用新型]用于FPGA的多模式POR电路有效
| 申请号： | 201820350210.7 | 申请日： | 2018-03-15 |
| 公开（公告）号： | CN208128214U | 公开（公告）日： | 2018-11-20 |
| 发明（设计）人： | 孟智凯;冯晓玲;贾红;程显志;陈维新;韦嶔 | 申请（专利权）人： | 西安智多晶微电子有限公司 |
| 主分类号： | H03K17/22 | 分类号： | H03K17/22;H03K17/284;G06F1/24 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 刘长春 |
| 地址： | 710075 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 延迟模块 电路 选通控制 多模式 本实用新型 输出模块 电连接 输出端电连接 动态功耗 毫秒级别 灵活控制 输出端 屏蔽 延时 | ||
1.一种用于FPGA的多模式POR电路，其特征在于，包括：第一延迟模块(101)、第二延迟模块(102)、选通控制模块(103)和输出模块(104)；其中，
所述第一延迟模块(101)的第一输出端分别电连接所述第二延迟模块(102)和所述选通控制模块(103)，所述第一延迟模块(101)的第二输出端电连接所述输出模块(104)；所述第二延迟模块(102)电连接所述选通控制模块(103)；所述选通控制模块(103)电连接所述输出模块(104)。
2.根据权利要求1所述的多模式POR电路，其特征在于，所述选通控制模块(103)包括二选一选择器(I14)；其中，所述二选一选择器(I14)的第一输入端电连接所述第一延迟模块(101)的第一输出端，所述二选一选择器(I14)的第二输入端电连接所述第二延迟模块(102)的输出端；所述二选一选择器(I14)的输出端电连接所述输出模块(104)。
3.根据权利要求2所述的多模式POR电路，其特征在于，所述选通控制模块(103)还包括与门(I20)；其中，所述与门(I20)的第一输入端电连接时钟信号(clk)，所述与门(I20)的第二输入端电连接所述二选一选择器(I14)的输出端，所述与门(I20)的输出端电连接所述第二延迟模块(102)的第一输入端。
4.根据权利要求2所述的多模式POR电路，其特征在于，所述输出模块(104)为第二或非门(I12)；其中，所述第二或非门(I12)的第一输入端电连接所述第一延迟模块(101)的第二输出端，所述第二或非门(I12)的第二输入端电连接所述二选一选择器(I14)的输出端，所述第二或非门(I12)的输出端电连接所述多模式POR电路的输出端。
5.根据权利要求1所述的多模式POR电路，其特征在于，所述第一延迟模块包括：第一反相器(I9)、第一延迟单元(Id1)、第二反相器(I8)、第一或非门(I11)和第二延迟单元(Id2)；其中，
所述第一反相器(I9)、所述第一延迟单元(Id1)、所述第二反相器(I8)依次串接于所述第一或非门(I11)的一个输入端，所述第一或非门(I11)的另一个输入端与所述第一反相器(I9)均电连接所述多模式POR电路的输入端，所述第一或非门(I11)的输出端分别电连接所述第二延迟单元(Id2)和所述输出模块(104)；所述第二延迟单元(Id2)分别电连接所述第二延迟模块(102)和所述选通控制模块(103)。
6.根据权利要求5所述的多模式POR电路，其特征在于，所述第一延迟单元(Id1)和所述第二延迟单元(Id2)分别包括一个或多个延迟电路(delay)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安智多晶微电子有限公司，未经西安智多晶微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201820350210.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种开关量信号滤波电路
- 下一篇：抗干扰型接近开关
