[实用新型]一种IIC总线直接访问帧存储器电路装置

权利要求书

1.一种IIC总线直接访问帧存储器电路装置，其特征在于它具有：时钟电路、IIC转换电路、串口处理电路、帧缓冲控制电路；其中，时钟电路的输出端接帧缓冲控制电路的输入端；IIC转换电路的输出端接串口处理电路的的输入端；串口处理电路的输出端接帧缓冲控制电路的输入端。

2.根据权利要求1所述的一种IIC总线直接访问帧存储器电路装置，其特征在于所述的IIC转换电路，是由连接器J2，集成电路U2连接构成，其中，集成电路U2的型号为OD2101，集成电路U2的引脚1接连接器J2的引脚7；集成电路U2的引脚14接连接器J2的引脚6；集成电路U2的引脚13接连接器J2的引脚5；集成电路U2的引脚6接连接器J2的引脚4；集成电路U2的引脚7接连接器J2的引脚3；集成电路U2的引脚2接连接器J2的引脚2；连接器J2的引脚1接地；集成电路U2的引脚4，5接地；集成电路U2的引脚10接3V；集成电路U2的引脚8接集成电路U1的引脚26；集成电路U2的引脚9接集成电路U1的引脚41；集成电路U2的引脚3接集成电路U4的引脚8。

3.根据权利要求1所述的一种IIC总线直接访问帧存储器电路装置，其特征在于所述的串口处理电路，是由集成电路U1，电阻R22，电容C1，集成电路U4连接构成，其中，集成电路U1的型号为TL16C451，集成电路U4的型号为CD4069，电容C1的引脚2，连接器J1的引脚4，集成电路U1的引脚2，集成电路U1的引脚5，集成电路U1的引脚6，集成电路U1的引脚7，集成电路U1的引脚8，集成电路U1的引脚9，集成电路U1的引脚13，集成电路U1的引脚22，集成电路U1的引脚27，集成电路U1的引脚32，集成电路U1的引脚42，集成电路U1的引脚43，集成电路U1的引脚54，集成电路U1的引脚61，集成电路U1的引脚62，U4的引脚7接地；R22的引脚2，集成电路U1的引脚3，集成电路U1的引脚23，集成电路U1的引脚38，集成电路U1的引脚40，集成电路U1的引脚64，U4的引脚14接5V；电容C1的引脚1，接R22的引脚1，接集成电路U1的引脚39；集成电路U1的引脚37，接U4的引脚12；集成电路U1的引脚45，接U4的引脚13；连接器J1的引脚3，接集成电路U1的引脚33；连接器J1的引脚2，接集成电路U1的引脚34；连接器J1的引脚1，接集成电路U1的引脚35。

4.根据权利要求1所述的一种IIC总线直接访问帧存储器电路装置，其特征在于所述的帧缓冲控制电路，是由电阻R15,R16,R17,R18,R19,R20,R21，R23,集成电路U3，电容C2，连接器J3连接构成，其中，集成电路U3的型号为AL422B，集成电路U3的引脚14接电容R15的一端；集成电路U3的引脚13接电容R16的一端；集成电路U3的引脚12接电容R17的一端；集成电路U3的引脚11接电容R18的一端；集成电路U3的引脚4接电容R19的一端；集成电路U3的引脚3接电容R20的一端；集成电路U3的引脚2接电容R21的一端；集成电路U3的引脚1接电容R23的一端；连接器J3的引脚1接集成电路U3的引脚15；连接器J3的引脚2接集成电路U3的引脚16；连接器J3的引脚3接集成电路U3的引脚17；连接器J3的引脚4接集成电路U3的引脚18；连接器J3的引脚5接集成电路U3的引脚25；连接器J3的引脚6接集成电路U3的引脚26；连接器J3的引脚7接集成电路U3的引脚27；连接器J3的引脚8接集成电路U3的引脚28；连接器J3的引脚9接集成电路U3的引脚24；连接器J3的引脚10接集成电路U3的引脚20；连接器J3的引脚11接集成电路U3的引脚21；连接器J3的引脚12接集成电路U3的引脚22；集成电路U3的引脚19接电容C2的一端，电容C2的另一端接地；集成电路U3的引脚6,23，连接器J3的引脚13,14接地；集成电路U3的引脚10接5V。