[实用新型]一种低电压灵敏放大器电路

权利要求书

1.一种低电压灵敏放大器电路，其特征在于，包括第一电路、第二电路和第三电路，所述第二电路将所述第一电路的读出电流与其参考电流进行比较，并由所述第三电路输出比较结果；

所述第一电路包括存储器译码电路、连接于存储器译码电路并为所述存储器译码电路充电的预充电电路，所述预充电电路连接有第一PMOS管和第二PMOS管，所述第二PMOS管连接于第一电流镜电路，所述第一电流镜电路将偏置电流镜像于所述第二PMOS管所在的第一支路；所述第一PMOS管还连接有第三PMOS管以构成第二电流镜电路，所述第二电流镜电路将第一PMOS管的电流镜像于所述第三PMOS管所在的第二支路以得到所述第一电路的读出电流，所述第二支路分别连接于所述第二电路和第三电路。

2.根据权利要求1所述的低电压灵敏放大器电路，其特征在于，所述预充电电路包括第一场效应管，所述第一场效应管的栅极连接于第一信号端；所述第一场效应管源/漏的一端连接于电源电压，源/漏的另一端连接于所述第一PMOS管的漏极以及所述第二PMOS管的源极。

3.根据权利要求2所述的低电压灵敏放大器电路，其特征在于，所述第一PMOS管和所述第三PMOS管的栅极均连接于第四POMS管的漏极，所述第四POMS管的源极连接于电源电压、栅极连接于第二信号端；

所述第一PMOS管和第三PMOS管的源极均连接于电源电压，所述第一PMOS管的漏极连接于所述第二PMOS管的源极；所述第二PMOS管的漏极连接于所述第一电流镜电路。

4.根据权利要求3所述的低电压灵敏放大器电路，其特征在于，所述存储器译码电路包括存储器单元和列译码电路，所述存储器单元的位线端连接于所述列译码电路的一端，所述列译码电路的另一端分别连接于所述第一PMOS管的漏极和所述第二PMOS管的源极；所述存储器单元的源线接地，字线连接于控制信号端；所述存储器译码电路还包括第二场效应管，所述第二场效应管的一端连接于所述列译码电路的另一端，所述第二场效应管的另一端接地，其栅极连接于第二信号的反相信号端。

5.根据权利要求4所述的低电压灵敏放大器电路，其特征在于，所述第一电流镜电路包括第一NMOS管和第二NMOS管，所述第一NMOS管和所述第二NMOS管的源极均接地，所述第一NMOS管的漏极连接于偏置电流，所述第二NMOS管的漏极连接于所述第二PMOS管的漏极；所述第一NMOS管和所述第二NMOS管的栅极相互连接并同时连接于偏置电流；

所述第二NMOS管、所述第一PMOS管和所述第二PMOS管构成第一支路；所述第一电流镜电路将所述偏置电流镜像于所述第一支路；所述第二电流镜电路将所述第一支路的电流镜像于所述第二支路。

6.根据权利要求5所述的低电压灵敏放大器电路，其特征在于，所述第二电路包括由第三NMOS管和第四NMOS管构成的电流镜电路，所述第三NMOS管和所述第四NMOS管的栅极相互连接并连接于参考电流；所述第三NMOS管的源极接地、漏极连接于第二支路；所述第四NMOS管的漏极连接于所述参考电流、源极接地。

7.根据权利要求6所述的低电压灵敏放大器电路，其特征在于，所述第二支路包括所述第三PMOS管和第五NMOS管，所述第三PMOS管的栅极与所述第一PMOS管的栅极连接、并连接于所述第四POMS管的漏极，源极连接于电源电压，漏极连接于所述第五NMOS管的漏极以及所述第三NMOS管的漏极；所述第五NMOS管的源极接地，栅极连接于所述第一NMOS管和所述第二NMOS管的栅极。

8.根据权利要求7所述的低电压灵敏放大器电路，其特征在于，所述第三PMOS管的漏极和所述第五NMOS管的漏极之间还连接有第三场效应管；所述第三场效应管的一端与所述第三PMOS管以及所述第五NMOS管连接，另一端接地，栅极连接于第一信号端。