[实用新型]一种应用于可逆逻辑电路的Fediken门电路

说明书

本实用新型涉及一种应用于可逆逻辑电路的Fediken门电路，采用传输门来实现Fediken门电路，能够减少传输管的数量，减小电路面积，在管子选相同尺寸时，传播延时少，性能好。

技术领域

本实用新型涉及Fediken门电路设计领域，特别是一种应用于可逆逻辑电路的Fediken门电路。

背景技术

科学家Landauer提出：经典电路存在不可逆操作时，信息丢失将会导致能量损耗。科学家Bennett发现当计算过程采用可逆操作时，会存在不损耗能量。为避免经典电路不可逆性操作造成电路能耗损耗，很多学者开展将不可逆操作改成可逆操作研究。

可逆逻辑设计需遵守：(1)可逆逻辑电路输入端与输出端个数一致。(2)可逆逻辑电路输入与输出是一一映射关系。国外期刊已刊载了用二进制以及BCD冗余码表示的十进制加法器的可逆逻辑实现，在电路实现上，2002年VosAD和Desoete利用晶体管构造实现了可逆电路，首次将它们运用于工业实现；2014年K.Prudhvi Raj提出了数字电路晶体管级的实现，采用互补CMOS电路来实现Fediken门电路，Fediken门可用式(1)描述其功能。

但是，采用互补CMOS电路来实现Fediken门电路，存在使用MOS数量多，面积大，Fediken门电路的传播延时大，性能差等问题。

发明内容

有鉴于此，本实用新型的目的是提供一种应用于可逆逻辑电路的Fediken门电路，能够减少传输管的数量，减小电路面积，在管子选相同尺寸时，传播延时少，性能好。

本实用新型采用以下方案实现：一种应用于可逆逻辑电路的Fediken门电路，包括第一传输门T1、第二传输门T2、第三传输门T3、第四传输门T4、第一反相器、以及第二反相器；

每个传输门均包括相互并联的两个晶体管，定义两个晶体管并联的两个节点分别为传输门的输入端与输出端，两个晶体管的控制端分别为传输门的两个控制端，其中两个控制端的所施加的逻辑电平相反，分别定义为正向控制端与反向控制端；

第一传输门T1的输入端与第四传输门T4的输入端相连，并作为Fediken门电路的输入端B；第一反相器的输入端分别与第一传输门T1的反向控制端、第二传输门T2的正向控制端、第三传输门T3的反向控制端、以及第四传输门T4的正向控制端相连，并作为Fediken门电路的输入端A；第二传输门T2的输入端与第三传输门的输入端相连，并作为Fediken门电路的输入端C；

所述第一反相器的输出端分别连接至第一传输门T1的正向控制端、第二传输门T2的反向控制端、第二反相器的输入端、第三传输门T3的正向控制端、以及第四传输门T4的反向控制端；所述第二反相器的输出端作为Fediken门电路的输出端P；

第一传输门T1的输出端与第二传输门T2的输出端相连，并作为Fediken门电路的输出端Q；

第三传输门T3的输出端与第四传输门T4的输出端相连，并作为Fediken门电路的输出端R。

进一步地，每个传输门中相互并联的两个晶体管均为MOS管。

进一步地，每个传输门中相互并联的两个晶体管分别为PMOS管与NMOS管。

进一步地，Fediken门可实现二选一选择器功能，用Fediken门做选择器无需加入垃圾输入位，根据输入A值为1或为0来确定输出端P和Q是选B还是C作为输出，它实现功能如式(2)所示。

与现有技术相比，本实用新型具有以下有益效果：本实用新型与采用互补CMOS电路来实现Fediken门电路相比，存在使用MOS数量少，面积小等优点。在管子选相同尺寸时，本实用新型的电路传播延时少，性能好。