[实用新型]一种脉宽可调的脉冲时钟产生电路有效
| 申请号： | 201820753350.9 | 申请日： | 2018-05-21 |
| 公开（公告）号： | CN208158555U | 公开（公告）日： | 2018-11-27 |
| 发明（设计）人： | 李宗铭;赵增华 | 申请（专利权）人： | 苏州芯算力智能科技有限公司 |
| 主分类号： | H03K7/08 | 分类号： | H03K7/08;H03K3/012;H03K3/017;H03K3/353 |
| 代理公司： | 苏州集律知识产权代理事务所(普通合伙) 32269 | 代理人： | 安纪平 |
| 地址： | 215000 江苏省苏州市吴中*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 延时调整 单元本体 延时单元 脉冲时钟产生电路 脉冲时钟信号 本实用新型 脉宽可调 输入时钟 并联 电路功耗 反相器 可调整 串连 脉宽 延时 串联 电路 | ||
1.一种脉宽可调的脉冲时钟产生电路，其包括接入输入时钟信号的至少一组延时单元，所述输入时钟信号经延时单元延时后产生脉冲时钟信号，其特征在于，所述延时单元包括单元本体和与单元本体相串连的延时调整单元，所述单元本体包括至少一个相串联的延时逻辑门，所述延时调整单元包括PMOS延时调整单元和/或NMOS延时调整单元，所述PMOS延时调整单元包括至少两个相并联的第一PMOS晶体管，所述NMOS延时调整单元包括至少两个相并联的第一NMOS晶体管。
2.根据权利要求1所述的脉宽可调的脉冲时钟产生电路，其特征在于，每个所述延时逻辑门至少为反相器、与非门或或非门，所述反相器包括相串联的第二PMOS晶体管和第二NMOS晶体管。
3.根据权利要求2所述的脉宽可调的脉冲时钟产生电路，其特征在于，所述第二PMOS晶体管和第二NMOS晶体管的栅极均接所述输入时钟信号，且两者漏极相连，且每个延时逻辑门的输入信号和其输出信号与所述输入时钟信号同频率翻转。
4.根据权利要求3所述的脉宽可调的脉冲时钟产生电路，其特征在于，所述PMOS延时调整单元与第二PMOS晶体管相串联。
5.根据权利要求4所述的脉宽可调的脉冲时钟产生电路，其特征在于，所述PMOS延时调整单元接于电源和第二PMOS晶体管的源极之间。
6.根据权利要求5所述的脉宽可调的脉冲时钟产生电路，其特征在于，所述第一PMOS晶体管的栅极接同一个输入控制信号或者每个第一PMOS晶体管单独接一输入控制信号，漏极与第二PMOS晶体管的源极均相连。
7.根据权利要求3所述的脉宽可调的脉冲时钟产生电路，其特征在于，所述NMOS延时调整单元与第二NMOS晶体管相串联。
8.根据权利要求7所述的脉宽可调的脉冲时钟产生电路，其特征在于，所述NMOS延时调整单元接于第二NMOS晶体管的源极和地之间。
9.根据权利要求8所述的脉宽可调的脉冲时钟产生电路，其特征在于，所述第一NMOS晶体管的栅极接同一个输入控制信号或者每个第一NMOS晶体管单独接一输入控制信号，漏极与第二NMOS晶体管的源极均相连。
10.根据权利要求1所述的脉宽可调的脉冲时钟产生电路，其特征在于，所述PMOS延时调整单元的第一PMOS晶体管至少一个是导通的，所述NMOS延时调整单元的第一NMOS晶体管也是至少一个是导通的。
11.根据权利要求1所述的脉宽可调的脉冲时钟产生电路，其特征在于，还包括与延时单元相连的逻辑门电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州芯算力智能科技有限公司，未经苏州芯算力智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201820753350.9/1.html，转载请声明来源钻瓜专利网。
