[实用新型]半导体存储器

说明书

本实用新型揭示一种半导体存储器，半导体存储器包括衬底、第一接触层、第二接触层和接触间隔结构；第一接触层形成于相邻位线结构之间浅沟槽隔离结构两侧的有源区上，每侧第一接触层的截面包括L型，第一接触层包括覆盖有源区的底部，和覆盖位线结构侧壁的侧部；第二接触层形成于第一接触层的底部上且覆盖侧部的侧壁，其中，第二接触层的刻蚀速率小于第一接触层的刻蚀速率；接触间隔结构形成于浅沟槽隔离结构上方并位于第一接触层和第二接触层之间的空间。本实用新型的第二接触层用作保护层，以使在过度刻蚀第一接触层时，减少对浅沟槽隔离结构两侧硅的刻蚀，减少半导体存储器单元接触的缺陷。

技术领域

本实用新型涉及一种半导体存储器工艺制程，尤其涉及一种半导体存储器。

背景技术

在半导体存储器的制程中，对于单元接触的结构，如图1所示，在衬底10上形成有源区12、字线11、位线结构13、和浅沟槽隔离结构(STI)14，以构成接触单元开口，在接触单元开口沉积多晶硅16，在多晶硅16上沉积一层氮化硅15，同时刻蚀多晶硅16和氮化硅15，以形成单元接触结构，但是由于多晶硅16和氮化硅15刻蚀速率差异且氮化硅15只沉积在多晶硅16表面，在竖直刻蚀过程中会对多晶硅16侧面造成缺陷，同时在过度刻蚀多晶硅16显露浅沟槽隔离结构14时，也会刻蚀位于多晶硅16底部浅沟槽隔离结构14两侧的硅，造成缺陷，此类缺陷会形成漏电路径，造成电荷存储漏电，对半导体存储器性能造成不利影响。

实用新型内容

本实用新型提供一种半导体存储器，以至少解决现有技术中的以上技术问题。

本实用新型一方面，提供了一种半导体存储器，包括：

衬底，所述衬底包括形成在所述衬底中的多个有源区、隔离各所述有源区的浅沟槽隔离结构、部分形成在所述有源区中的多条字线、以及部分形成在所述有源区上且位于两条所述字线之间的多个位线结构；

第一接触层，形成于相邻所述位线结构之间所述浅沟槽隔离结构两侧的有源区上，每侧所述第一接触层的截面包括L型，所述第一接触层包括覆盖所述有源区的底部，和覆盖所述位线结构侧壁的侧部；

第二接触层，形成于所述第一接触层的底部上且覆盖所述侧部的侧壁，其中，所述第二接触层的刻蚀速率小于所述第一接触层的刻蚀速率；

间隔结构，形成于所述浅沟槽隔离结构上方并位于所述第一接触层和所述第二接触层之间的空间，以间隔单元接触。

一种实施例中，所述接触间隔结构包括：

第一间隔层，形成于所述浅沟槽隔离结构上方，所述第一间隔层覆盖所述第一接触层的底部侧壁、以及所述第二接触层的侧壁，其中，所述第一间隔层的厚度小于所述浅沟槽隔离结构的宽度的1/2，以使所述第一间隔层具有开口；以及

第二间隔层，形成于第一间隔层上，用于填充所述第一间隔层的开口；

所述单元接触包括所述第一接触层、所述第二接触层及金属接触层，所述金属接触层形成于所述第一接触层顶部和所述第二接触层顶部，且所述金属接触层的顶端与所述第一间隔层顶端和第二间隔层顶端对齐。

一种实施例中，所述第一接触层的材料包括高浓度掺杂多晶硅，所述第二接触层的材料包括低浓度掺杂多晶硅。

一种实施例中，所述第二接触层的电阻高于所述第一接触层的电阻。

本实用新型第一接触层未沉积满浅沟槽隔离上方空间，且在所述第一接触层上沉积第二接触层，且所述第二接触层与所述第一接触层存在刻蚀速率差异，第二接触层的刻蚀速率慢，可以有效保护竖直刻蚀时第二接触层侧面产生刻蚀缺陷，同时第一接触层的刻蚀速率快，在过度刻蚀时，减少对STI两侧硅的刻蚀，减少半导体存储器单元接触的缺陷。