[实用新型]三维存储器件

说明书

一种在三维存储器件的阶梯区形成接触孔的方法，包括以下步骤：提供半导体结构，半导体结构具有阶梯区，阶梯区具有多个阶梯结构，每个阶梯结构包括从上到下交替堆叠的至少一介质层和至少一导电层；从各阶梯结构的至少一导电层被暴露的侧壁去除一部分导电层材料，以形成相对于相邻的介质层的凹陷；在阶梯区覆盖绝缘层，绝缘层填充各凹陷；去除阶梯区上表面的绝缘层和介质层，以暴露各阶梯结构顶部的第一导电层，同时保留位于各凹陷的绝缘层；在各阶梯结构顶部的第一导电层上形成第二导电层；以及在各阶梯结构上形成接触孔。本实用新型通过加厚阶梯区的导电层的厚度，为接触孔的刻蚀提供了更大的裕量，从而降低了接触孔刻蚀穿通的概率。

技术领域

本实用新型主要涉及半导体器件，尤其涉及一种三维存储器件。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器件中，存储阵列可包括核心(core)区和阶梯区。阶梯区用来供存储阵列各层中的控制栅引出接触部。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。

在3D NAND闪存的制作过程中，在阶梯区的各级阶梯结构上刻蚀形成接触孔，然后填充接触孔，从而引出控制栅的电信号。在实际生产过程中，由于3D-NAND闪存阶梯层数多，在接触孔刻蚀步骤中，为了保证下层阶梯能够被顺利引出，上层阶梯容易被过刻蚀(OverEtch)，出现刻蚀穿通(Punch Through)，导致无法满足工艺要求，降低产品良率。

实用新型内容

本实用新型提供一种三维存储器件，可以缓解阶梯区的接触孔刻蚀穿通的问题。

本实用新型为解决上述技术问题而采用的技术方案是一种三维存储器件，包括阶梯区，所述阶梯区具有多个阶梯结构，每个阶梯结构包括从上到下交替堆叠的至少一栅极层和至少一介质层，其中在任意两个相邻阶梯结构中，第一阶梯结构顶部的第一栅极层的上表面高度，高于第二阶梯结构底部的介质层的下表面高度，第一阶梯结构顶部的第一栅极层与第二阶梯结构中的栅极层电绝缘，所述第一阶梯结构低于所述第二阶梯结构，所述第一栅极层上连接有接触部。

在本实用新型的一实施例中，所述第一栅极层的上表面高度比所述第二阶梯结构底部的介质层的下表面高度高10-50nm。

在本实用新型的一实施例中，所述第一栅极层具有面向所述第二阶梯结构的第一侧面，所述第二阶梯结构的所述至少一栅极层面向所述第一阶梯结构的第二侧面，所述第一侧面和所述第二侧面之间具有间隔，所述间隔被绝缘材料填充，使得第一阶梯结构的所述第一栅极层与所述第二阶梯结构的所述至少一栅极层之间电绝缘。

在本实用新型的一实施例中，所述间隔的宽度为20-80nm。

在本实用新型的一实施例中，每个阶梯结构包括从上到下交替堆叠的两个第一栅极层和两个介质层。

在本实用新型的一实施例中，所述多个阶梯结构分别位于所述三维存储器件的第一侧和第二侧，其中在相对应的第一侧阶梯结构和第二侧阶梯结构中，所述第一侧阶梯结构底部的栅极层与所述第二侧阶梯结构顶部的栅极层位于同一层。

在本实用新型的一实施例中，所述第一栅极层由同一材料构成。

在本实用新型的一实施例中，所述第一栅极层包括第一导电层和覆盖所述第一导电层的第二导电层，所述第二导电层的材料不同于所述第一导电层。

在本实用新型的一实施例中，所述三维存储器件为浮栅型三维NAND存储器。

本实用新型由于采用以上技术方案，通过加厚阶梯区的导电层的厚度，为接触孔的刻蚀提供了更大的裕量，从而降低了接触孔刻蚀穿通的概率。

附图说明