[实用新型]一种像素结构

说明书

本实用新型提供了一种像素结构，包括共用数据线、第一栅极线、第二栅极线、第一薄膜晶体管、第二薄膜晶体管、第一像素电极和第二像素电极；第一薄膜晶体管和共用数据线及第一栅极线电性连接，第二薄膜晶体管与共用数据线及第二栅极线电性连接；第一像素电极与第一薄膜晶体管电性连接，第二像素电极与第二薄膜晶体管电性连接；第一薄膜晶体管、第二薄膜晶体管、第一像素电极与第二像素电极均布置于所述共用数据线同一侧，且布置与第一栅极线和第二栅极线之间；所述第一像素电极与第二像素电极沿所第一栅极线或第二栅极线的延伸方向排列。本实用新型能够有效解决了共用数据线的像素结构中因制作误差形成的寄生电容不相等，引起显示异常的问题。

技术领域

本实用新型涉及了显示技术领域，特别是涉及了一种像素结构。

背景技术

在像素结构中的薄膜晶体管中，栅极与漏极之间会形成寄生电容，影响像素电压的跳变，是影响显示质量的重要因素，其中寄生电容的大小与薄膜晶体管中栅极与漏极的重叠面积成正相关，但是由于薄膜晶体管的栅极和漏极布置在不同层中，需要在不同的制程中依次制作，这样就使得栅极与漏极的重叠面积不可精确控制，容易出现偏差时，使得寄生电容的大小难以精确控制，存在差异的问题。现有为了降低寄生电容的差异影响，有在像素结构中采用补偿电容的方案，但是现有的设置补充电容的方案工艺复杂，良品率低。

实用新型内容

本实用新型所要解决的技术问题是能够有效解决现有的像素结构中由于制作误差导致寄生电容不相等，引起显示异常的问题，同时降低工艺难度，提高产品良率和质量。

为解决上述技术问题，本实用新型提供了一种像素结构，包括数据线、栅极线、像素电极、与所述栅极线电性连接的栅极层、与所述数据线电性连接的源极层和与所述像素电极电性连接的漏极层；所述栅极层包括沿所述栅极线延伸方向排列的第一栅极和第二栅极；所述源极层包括延伸至所述第一栅极上的第一源极和延伸至所述第二栅极上的第二源极；所述漏极层设于所述第一栅极和第二栅极之间，且包括延伸于第一栅极上的第一漏极端、延伸于第二栅极上的第二漏极端和与所述像素电极电性连接的第三漏极端。

作为本实用新型的一种优选方案，所述第三漏极端通过过孔与所述像素电极电性连接。

作为本实用新型的一种优选方案，还包括设于所述栅极层上的有源层。

作为本实用新型的一种优选方案，所述有源层包括对应于所述第一栅极的第一有源层和对应于所述第二栅极的第二有源层。

作为本实用新型的一种优选方案，所述源极层和栅极层延伸至所述第一漏极端和第二漏极端朝向第三漏极端一侧，且不超过所述第三漏极端朝向所述像素电极一侧。

作为本实用新型的一种优选方案，所述数据线的数量为一个，所述栅极线、像素电极、栅极层、源极层和漏极层的数量均为两个。

作为本实用新型的一种优选方案，所述栅极线与所述数据线交叉布置，所述数据线的两侧分别布置有像素电极、栅极层、源极层和漏极层。

本实用新型具有如下技术效果：本实用新型提供的一种像素结构有效保证第一寄生电容与第二寄生电容的和保持为恒定，不会受到漏极层整体偏移的影响，有效避免工艺偏差造成的像素结构中的寄生电容的差异，引起显示异常的问题,而且，有效保证像素结构中的沟道总长度的恒定，有效避免像素充电能力的差异，有效提高了显示质量，此外，可以有效降低设置过孔的数量，有效降低产品工艺难度，提高产品良品率。

附图说明

图1为本实用新型实施例一提供的一种像素结构的结构示意图；

图2为本实用新型实施例一提供的另一种像素结构的结构示意图；

图3为本实用新型实施例二提供的一种像素结构的结构示意图。

具体实施方式