[实用新型]半导体存储器的存取装置

说明书

本实用新型提供一种半导体存储器的存取装置，存取装置包括连接于位线的存储单元、N型传输闸和P型传输闸，N型传输闸通过位线连接于存储单元，并连接于第一数据线，P型传输闸通过位线连接于存储单元，并连接于第二数据线；其中，在电荷分享阶段，当存储单元存储高电平资料时，与位线上的寄生电容进行电荷分享，使第二数据线上的电压升高和第一数据线上的电压保持；以及当存储单元存储低电平资料时，与位线上的寄生电容进行电荷分享，使第一数据线上的电压降低和第二数据线上的电压保持。本实用新型可以仅用位线就能实现正确存取存储资料，避免反位线所造成的版图面积增加。

技术领域

本实用新型涉及半导体集成电路技术领域，尤其涉及一种半导体存储器的存取装置。

背景技术

半导体存储装置，例如静态随机存取存储器(Static Random-Access Memory，简称SRAM)、动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)、只读存储器(Read-Only Memory，简称ROM)、闪存等，通常由第一存储单元110组成的阵列设置。每行的第一存储单元110可以由字线WL′[0]、WL′[1]……WL′[n-1]进行选择，每列的第一存储单元110可以由位线BL′进行选择，如图1所示。

从第一存储单元110中读出信息或者向存储单元写入信息的存取操作可以由两级灵敏放大器执行，第一级灵敏放大器120用于将位线BL′上的电压传输至资料线DL′，将反位线BLB′上的电压传输至反资料线DLB′，由第二级灵敏放大器130感应并放大资料线DL′和反资料线DLB′上的电压差，供后级驱动电路驱动输出。

也就是说，现有技术的存取操作需要有位线BL′和反位线BLB′，并且，反位线BLB′上需要连接与第一存储单元110相同数目的第二存储单元140，多个第二存储单元140分别连接字线WL′[n]、WL′[n+1]……WL′[n+m]以选中第二存储单元140，才能正确存取存储信息，造成版图面积增加。

实用新型内容

本实用新型实施例提供一种半导体存储器的存取装置，以解决或缓解现有技术中的一项或更多项技术问题。

作为本实用新型实施例的一个方面，本实用新型实施例提供一种半导体存储器的存取装置，包括：

存储单元，连接于位线；

N型传输闸，具有第一N型传输端和第二N型传输端，所述第一N型传输端通过所述位线连接于所述存储单元，所述第二N型传输端连接于第一数据线；以及

P型传输闸，具有第一P型传输端和第二P型传输端，所述第一P型传输端通过所述位线连接于所述存储单元，所述第二P型传输端连接于第二数据线；

其中，所述存储单元用于存储高电平资料，以在电荷分享阶段与所述位线上的寄生电容进行电荷分享，使所述P型传输闸开启和所述第二数据线上的电压升高，以及使所述N型传输闸关闭和所述第一数据线上的电压保持；以及所述存储单元还用于存储低电平资料，以在所述电荷分享阶段与所述位线上的寄生电容进行电荷分享，使所述N型传输闸开启和所述第一数据线上的电压降低，以及使所述P型传输闸关闭和所述第二数据线上的电压保持。

优选地，所述存取装置还包括：

第一开关晶体管，所述第一开关晶体管的栅极连接于预充信号线，所述第一开关晶体管的源极连接于预充电压，所述第一开关晶体管的漏极连接于所述第一数据线，

在预充电阶段，所述第一开关晶体管用于在所述预充信号线的控制下导通，以使所述第一数据线上的寄生电容被充电，进而使所述第一数据线上的电压等于所述预充电压，以作为所述第一数据线在所述电荷分享阶段的初始状态。

优选地，所述N型传输闸还具有N型传输控制端，连接于N型传输控制电压，以及所述第一开关晶体管的漏极连接于所述第二N型传输端，