[实用新型]集成电路储存器有效
申请号: | 201821177365.1 | 申请日: | 2018-07-24 |
公开(公告)号: | CN208477922U | 公开(公告)日: | 2019-02-05 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | G11C5/02 | 分类号: | G11C5/02;G11C5/10 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 组合存储单元 存储子单元 集成电路存储器 读取 本实用新型 信号传递 位线 补偿功能 存储数据 读取操作 读取性能 储存器 多位 双位 集成电路 充电 成功 | ||
1.一种集成电路储存器,其特征在于,包括至少一个组合存储单元,每一所述组合存储单元包括第一存储子单元和第二存储子单元,所述第一存储子单元和所述第二存储子单元连接至同一位线上,用于在所述组合存储单元执行读取操作的过程中,所述第一存储子单元在第一时间段对所述位线进行充电至第一电平值,以及所述第二存储子单元在第二时间段对所述位线进行充电至第二电平值,其中所述第二时间段晚于所述第一时间段。
2.如权利要求1所述的集成电路储存器,其特征在于,所述集成电路存储器还包括:
多条第一字线和多条第二字线,所述第一字线和所述第二字线均沿着第一方向延伸,并且所述组合存储单元中的所述第一存储子单元与所述第一字线相交,所述第二存储子单元与所述第二字线相交,以利用所述第一字线和所述第二字线分别控制所述第一存储子单元和所述第二存储子单元的开启状态。
3.如权利要求2所述的集成电路储存器,其特征在于,所述第一存储子单元包括第一存储电容,所述第一存储电容连接第一存储晶体管的漏区,所述位线连接所述第一存储晶体管的源区,所述第一字线连接所述第一存储晶体管的栅极;
以及,所述第二存储子单元包括第二存储电容,所述第二存储电容连接第二存储晶体管的漏区,所述位线连接所述第二存储晶体管的源区,所述第二字线连接所述第二存储晶体管的栅极。
4.如权利要求1所述的集成电路储存器,其特征在于,所述第一时间段中从起始节点至终止节点之间的时间范围介于:10ns~20ns;以及,所述第二时间段中从起始节点至终止节点之间的时间范围介于10ns~20ns。
5.如权利要求4所述的集成电路储存器,其特征在于,所述第一时间段的终止节点至所述第二时间段的起始节点之间的时间范围介于1ns~5ns。
6.如权利要求1~5任一项所述的集成电路储存器,其特征在于,所述集成电路存储器还包括多个有源区,所述组合存储单元的所述第一存储子单元和所述第二存储子单元均形成在同一所述有源区上。
7.如权利要求6所述的集成电路储存器,其特征在于,所述组合存储单元中的所述第一存储子单元和所述第二存储子单元共用同一位线节点,并通过所述位线节点连接至同一位线上。
8.如权利要求7所述的集成电路储存器,其特征在于,所述位线节点设置在所述有源区的中心位置,所述组合存储单元中的所述第一存储子单元和所述第二存储子单元相对于所述位线节点对称设置。
9.如权利要求1~5任一项所述的集成电路储存器,其特征在于,所述集成电路存储器还包括多个有源区,所述组合存储单元中的所述第一存储子单元和所述第二存储子单元分别形成在与同一位线连接且在不同排的相邻所述有源区上。
10.如权利要求9所述的集成电路储存器,其特征在于,所述第一存储子单元具有第一位线节点,所述第二存储子单元具有第二位线节点,所述第一存储子单元和所述第二存储子单元分别通过所述第一位线节点和所述第二位线节点连接至同一位线上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201821177365.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:PCBA固定结构及固态硬盘盒
- 下一篇:一种闪存芯片