[实用新型]集成电路储存器

说明书

本实用新型提供了一种集成电路存储器。由于集成电路存储器的组合存储单元具有相互补偿的多个存储子单元(包括第一存储子单元和第二存储子单元)，从而在对组合存储单元执行读取操作时，可利用多个存储子单元对共同连接的位线进行充电，以确保位线的电平值达到所需的读取电平值，进而可使存储数据能够从组合存储单元中被成功读取出。即，本实用新型提供的集成电路存储器其组合存储单元具备自我补偿功能，能够实现多位元信号传递(例如，双位元信号传递)，有利于保障组合存储单元的读取性能。

技术领域

本实用新型涉及半导体集成电路技术领域，特别涉及一种集成电路储存器。

背景技术

在传统的集成电路存储器中，例如动态随机存储器(Dynamic Random AccessMemory，DRAM)，其一个存储单元通常是利用一个存储电容进行数据的存储。并且，在集成电路存储器的操作过程中(例如，写入操作和读取操作)，各个存储单元独立执行相应的操作，例如在存储器的读取过程中，各个存储单元各自独立的从对应的存储电容中将存储数据读出。

然而，在存储器的研发设计和制备过程中，不可避免的存在具有缺陷的存储单元，由于传统的存储器中各个存储单元是各自独立并独立的执行相关操作，因此当存在具有缺陷的存储单元时，具有缺陷的存储单元难以被替换，从而将导致存储单元无法正常运行(例如，存储数据无法读取成功)。

实用新型内容

本实用新型的目的在于提供一种集成电路储存器，以解决现有的集成电路存储器中单一的存储单元由于性能异常而无法成功读取其存储数据的问题。

为解决上述技术问题，本实用新型提供一种集成电路储存器，包括至少一个组合存储单元，每一所述组合存储单元包括第一存储子单元和第二存储子单元，所述第一存储子单元和所述第二存储子单元连接至同一位线上，用于在所述组合存储单元执行读取操作的过程中，所述第一存储子单元在第一时间段对所述位线进行充电至第一电平值，以及所述第二存储子单元在第二时间段对所述位线进行充电至第二电平值，其中所述第二时间段晚于所述第一时间段。

可选的，所述集成电路存储器还包括：

多条第一字线和多条第二字线，所述第一字线和所述第二字线均沿着第一方向延伸，并且所述组合存储单元中的所述第一存储子单元与所述第一字线相交，所述第二存储子单元与所述第二字线相交，以利用所述第一字线和所述第二字线分别控制所述第一存储子单元和所述第二存储子单元的开启状态。

可选的，所述第一存储子单元包括第一存储电容，所述第一存储电容连接第一存储晶体管的漏区，所述位线连接所述第一存储晶体管的源区，所述第一字线连接所述第一存储晶体管的栅极；

以及，所述第二存储子单元包括第二存储电容，所述第二存储电容连接第二存储晶体管的漏区，所述位线连接所述第二存储晶体管的源区，所述第二字线连接所述第二存储晶体管的栅极。

可选的，所述第一时间段中从起始节点至终止节点之间的时间范围介于：10ns～20ns；以及，所述第二时间段中从起始节点至终止节点之间的时间范围介于10ns～20ns。

可选的，所述第一时间段的终止节点至所述第二时间段的起始节点之间的时间范围介于1ns～5ns。

可选的，所述集成电路存储器还包括多个有源区，所述组合存储单元的所述第一存储子单元和所述第二存储子单元均形成在同一所述有源区上。

可选的，所述组合存储单元中的所述第一存储子单元和所述第二存储子单元共用同一位线节点，并通过所述位线节点连接至同一位线上。

可选的，所述位线节点设置在所述有源区的中心位置，所述组合存储单元中的所述第一存储子单元和所述第二存储子单元相对于所述位线节点对称设置。