[实用新型]用于形成电阻的半导体结构

说明书

一种用于形成电阻的半导体结构。所述用于形成电阻的半导体结构包括位于半导体衬底上的场氧化层，所述场氧化层隔离出第一有源区；位于所述第一有源区宽度第一侧上方的第一掩膜层；位于所述第一有源区宽度第二侧上方的第二掩膜层；所述第一掩膜层和所述第二掩膜层之间的距离等于电阻的宽度。所述用于形成电阻的半导体结构能够提高所形成的电阻的尺寸精度。

技术领域

本实用新型涉及半导体工艺领域，尤其涉及一种用于形成电阻的半导体结构。

背景技术

集成电路根据不同的终端应用，需要的器件类型不同。但是，无论哪种应用都离不开电阻器件。电阻器件的尺寸精度是制作和使用电阻器件的重要考虑因素，因为，电阻器件的尺寸精度直接影响电阻阻值的精度。

公开号为CN107331695A的中国实用新型专利公开了一种N阱电阻及其生成方法。然而，现有技术在对电阻的尺寸进行考虑和控制时，考虑的因素不够准确，采用的方案并没有能很好地控制相应的电阻尺寸精度。

实用新型内容

本实用新型解决的问题是提供一种用于形成电阻的半导体结构，精确控制电阻的尺寸，使电阻的实际尺寸与设计尺寸的误差减小。

为解决上述问题，本实用新型提供了一种用于形成电阻的半导体结构，包括：位于半导体衬底上的场氧化层，所述场氧化层隔离出第一有源区；位于所述第一有源区宽度第一侧上方的第一掩膜层；位于所述第一有源区宽度第二侧上方的第二掩膜层；所述第一掩膜层和所述第二掩膜层之间的距离等于电阻的宽度。

可选的，所述用于形成电阻的半导体结构还包括位于所述第一有源区长度第一侧上方的第三掩膜层；或者，还同时包括位于所述第一有源区长度第一侧上方的第三掩膜层和位于所述第一有源区长度第二侧上方的第四掩膜层，所述第三掩膜层和所述第四掩膜层之间的距离大于所述电阻的长度。

可选的，所述第一掩膜层为多晶硅层，所述第二掩膜层为多晶硅层。

可选的，所述第一掩膜层全部位于所述第一有源区正上方，或者，所述第一掩膜层部分位于所述场氧化层正上方；所述第二掩膜层全部位于所述第一有源区正上方，或者，所述第二掩膜层部分位于所述场氧化层正上方。

可选的，所述第一掩膜层宽度所在方向与所述第一有源区宽度所在方向平行，所述第一掩膜层的宽度在0.5μm以上；所述第二掩膜层宽度所在方向与所述第一有源区宽度所在方向平行，所述第二掩膜层的宽度在0.5μm以上。

为解决上述问题，本实用新型还提供了一种电阻的形成方法，包括：在半导体衬底上形成场氧化层，所述场氧化层隔离出第一有源区；在所述第一有源区宽度第一侧上方形成第一掩膜层；在所述第一有源区宽度第二侧上方形成第二掩膜层；所述第一掩膜层和所述第二掩膜层之间的距离等于电阻的宽度；以所述第一掩膜层和所述第二掩膜层为掩模，对所述第一有源区进行电阻掺杂。

可选的，所述方法还包括在所述第一有源区长度第一侧上方形成第三掩膜层；或者，还包括在所述第一有源区长度第一侧上方形成第三掩膜层，同时在所述第一有源区长度第二侧上方形成第四掩膜层，所述第三掩膜层和所述第四掩膜层之间的距离大于所述电阻的长度。

可选的，所述第一掩膜层采用多晶硅形成，所述第二掩膜层采用多晶硅形成。

可选的，在第二有源区上采用多晶硅形成晶体管的栅极时，同时形成所述第一掩膜和所述第二掩膜层。

可选的，所述第一掩膜层全部形成在所述第一有源区正上方，或者，所述第一掩膜层部分形成在所述场氧化层正上方；所述第二掩膜层全部形成在所述第一有源区正上方，或者，所述第二掩膜层部分形成在所述场氧化层正上方。