[实用新型]半导体装置

说明书

实施方式提供一种能够抑制在封装内部产生的电磁波噪音泄漏的半导体装置。本实施方式的半导体装置具备衬底。半导体芯片搭载在衬底上。第1与第2接地配线设置在衬底的内部。密封树脂层以将半导体芯片密封的方式设置在衬底上。导电性的屏蔽层设置在密封树脂层的上表面、密封树脂层的侧面、及衬底的侧面，且在衬底的侧面连接于第1与第2接地配线。第1与第2接地配线通过在与屏蔽层的接触面附近展开而相互连接。

[相关实用新型]

本实用新型享有以日本专利申请2018-48308号(申请日：2018年3月15日)作为基础实用新型的优先权。本实用新型通过参照该基础实用新型而包含基础实用新型的全部内容。

技术领域

本实施方式涉及一种半导体装置。

背景技术

有在半导体封装的上表面或侧面设置着屏蔽层的情况。该屏蔽层是为了抑制在半导体封装内部产生的电磁波噪音向外部漏出而经由设置在安装衬底的接地配线接地。然而，期望进一步减少电磁波噪音的泄漏。

实用新型内容

实施方式提供一种能够抑制在封装内部产生的电磁波噪音泄漏的半导体装置。

本实施方式的半导体装置具备衬底。半导体芯片搭载在衬底上。第1与第2接地配线设置在衬底的内部。密封树脂层以将半导体芯片密封的方式设置在衬底上。导电性的屏蔽层设置在密封树脂层的上表面、密封树脂层的侧面、及衬底的侧面，且在衬底的侧面连接于第1与第2接地配线。第1与第2接地配线通过在与屏蔽层的接触面附近展开而相互连接。

此外，较理想的是第1与第2接地配线彼此在衬底的侧面与所述屏蔽层之间相互连接。

另外，较理想的是第1与第2接地配线与屏蔽层的接触面积在衬底内的与衬底的侧面大致平行的截面中，大于第1与第2接地配线的截面面积的和。

另外，较理想的是第1与第2接地配线间的间隔为衬底的侧面中的接地配线的扩展宽度的2倍以下。

另外，较理想的是第1与第2接地配线在衬底的侧面沿相对于衬底的上表面大致平行的方向排列，且相互连接。

另外，较理想的是第1与第2接地配线在衬底的侧面沿相对于衬底的上表面大致垂直的方向排列，且相互连接。

附图说明

图1是表示第1实施方式的半导体装置的构成的一例的剖视图。

图2是图1所示的安装衬底的侧面中的配线层的剖视图。

图3是表示第2实施方式的半导体装置的构成例的剖视图。

图4是表示按照变化例而得的半导体装置的构成例的剖视图。

具体实施方式

以下，参照附图对本实用新型的实施方式进行说明。本实施方式并不限定本实用新型。在以下的实施方式中，安装衬底的上下方向表示将供设置半导体芯片的面设为上时的相对方向，有时与按照重力加速度所得的上下方向不同。

在以下的实施方式中，对应用于BGA(Ball Grid Array，球状栅格阵列)的半导体装置(半导体封装)的一例进行说明，但对于LGA(Land Grid Array，焊盘网格阵列)也能同样地应用。

(第1实施方式)

图1是表示第1实施方式的半导体装置10的构成的一例的剖视图。半导体装置10具备安装衬底2、外部连接端子3、半导体芯片1a～1h、11、接合线4a、4b、5a、5b、12、密封树脂层6、以及屏蔽层8。