[实用新型]一种动态随机存储器结构

说明书

本实用新型涉及半导体生产领域，公开了一种动态随机存储器结构，包括具有位元线和字元线的半导体衬底、位于所述位元线的两侧以及所述字元线间隔的区域的上方的插塞孔以及设置于所述插塞孔的两侧的复合电介质层，所述复合电介质层包括第一位线间隔层、第二位线间隔层以及位于所述第一位线间隔层和所述第二位线间隔层的空气间隔。该动态随机存储器结构中采用具有极低介电常数的空气作为电介质材料，从而减少电容连接线间的寄生电容，提高了该动态随机存储器的性能。

技术领域

本实用新型涉及半导体器件生产领域，具体地涉及动态随机存储器结构。

背景技术

在半导体器件中，电介质材料形成在导电结构之间。随着半导体器件被高度集成，导电结构之间的距离逐渐减小，这增大了寄生电容的产生。而随着寄生电容的增大，半导体器件的性能也发生退化。

为了降低寄生电容，可以使用减少电介质材料的介电常数的方法，或者使用具有低介电常数的材料。目前，所采用的电介质材料通常具有较高的介电常数，因此在降低寄生电容方面存在限制。

实用新型内容

本实用新型的目的是为了克服现有技术存在的寄生电容导致半导体器件的性能发生退化的问题，提供了一种动态随机存储器结构，该动态随机存储器结构中采用具有极低介电常数的空气作为电介质材料，从而减少电容连接线间的寄生电容，提高了该动态随机存储器的性能。

为了实现上述目的，本实用新型的实施方式提供了一种动态随机存储器结构，包括具有位元线和字元线的半导体衬底、位于所述位元线的两侧以及所述字元线间隔的区域的上方的插塞孔以及设置于所述插塞孔的两侧的插塞隔离墙，在所述插塞隔离墙的侧壁和所述位元线的侧壁形成一复合电介质层，所述复合电介质层包括第一位线间隔层、第二位线间隔层以及位于所述第一位线间隔层和所述第二位线间隔层的空气间隔，在所述第一位线间隔层和所述第二位线间隔层上覆盖一层遮盖层，以气密封闭所述空气间隔。

优选地，所述插塞孔中具有第一插塞和第二插塞。

优选地，所述位元线包括突出在所述半导体衬底上的位线导体和在所述位线导体上的位线屏蔽，所述半导体衬底的上表面形成有源漏极区保护层和接触掩模层，所述半导体衬底和所述位线导体之间设置有位线接触，所述半导体衬底内形成有隔离结构。

本实用新型的实施方式还提供了一种动态随机存储器结构，包括具有位元线和字元线的半导体衬底、形成在所述半导体衬底上的插塞隔离墙，所述插塞隔离墙位于所述位元线之间且对准在所述字元线的位置上，以形成插塞孔，所述插塞孔阵列配置在所述半导体衬底上，在所述插塞隔离墙的侧壁和所述位元线的侧壁形成一复合电介质层，所述复合电介质层包括第一位线间隔层、第二位线间隔层以及位于所述第一位线间隔层和所述第二位线间隔层的空气间隔，并且依照所述第二位线间隔层的直立壁形状，所述插塞孔连通至所述半导体衬底并以插塞填充，在所述第一位线间隔层和所述第二位线间隔层上覆盖一层遮盖层，以气密封闭所述空气间隔。

通过上述技术方案，本实用新型的实施方式提供的动态随机存储器结构中采用具有极低介电常数的空气作为电介质材料，从而减少电容连接线间的寄生电容，提高了该动态随机存储器的性能。

附图说明

图1是根据本实用新型一种实施方式的动态随机存储器结构的俯视图；

图2是根据本实用新型一种实施方式的动态随机存储器结构的A-A切向的截面图；

图3A、3B至图15A、15B分别是根据本实用新型一种实施方式的动态随机存储器结构的形成方法的各步骤对应的动态随机存储器结构的A-A切向和B-B切向的截面图。

附图标记说明

10位元线 11隔离结构

12字元线 13半导体衬底