[实用新型]一种具有镀金引线内层走线结构的PCB有效
申请号: | 201821305425.3 | 申请日: | 2018-08-13 |
公开(公告)号: | CN208783131U | 公开(公告)日: | 2019-04-23 |
发明(设计)人: | 郑方星 | 申请(专利权)人: | 鹤山市中富兴业电路有限公司 |
主分类号: | H05K1/02 | 分类号: | H05K1/02;H05K1/11 |
代理公司: | 广州嘉权专利商标事务所有限公司 44205 | 代理人: | 陈均钦 |
地址: | 529727 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 镀金引线 工作区域 内层 走线结构 镀金层 工艺边 引线层 镀金 去除 本实用新型 从上到下 电性连接 镀金区域 区域分布 生产效率 引线过程 走线方式 堆叠 外周 围合 | ||
本实用新型公开了一种具有镀金引线内层走线结构的PCB,所述PCB划分为工作区域以及围合于工作区域外周的工艺边,所述工作区域以及工艺边均包括从上到下依次堆叠的L1层、L2层、L3层和L4层,所述L1层和L4层为选择镀金层,需要镀金的区域分布于工作区域内,所述L2层和L3层为引线层,所述L2层上设有若干用于L1层的分镀金引线,所述L3层上设有若干用于L4层的分镀金引线,所述选择镀金层上需要镀金的区域与引线层上相应的分镀金引线间设有用于电性连接的过孔。极大地降低了常规外层走线方式及其后续去除引线过程带来的品质风险,缩短了去除引线这一流程提高了生产效率,并且由于引线设置在PCB内层,极大提高了镀金区域的可靠性。
技术领域
本实用新型涉及PCB制造技术领域,特别涉及一种具有镀金引线内层走线结构的PCB。
背景技术
目前对PCB进行选择性镀金,其导电引线的走线方式一般都是在PCB的外层走线,即在PCB外层,将导电引线与需要镀金的区域电性连接,使需要镀金的区域在电镀时带上负电,从而电镀溶液中金离子附着于需要镀金的区域,形成镀金层。
这样的走线方式工艺成熟并得到广泛使用,这样的外层走线方式,在电镀完成后,一般都采用机械方式或者刻蚀方式在去除引线。如果选择通过机械方式去除引线,机械振动有可能会损坏PCB内部结构,遗留潜在的质量隐患,并且镀金区域小或者间距小的焊盘间容易导致引线残留短接。如果选择刻蚀方式去除引线,刻蚀时药水渗入容易导致焊盘、线路过蚀异常,存在PCB导通的稳定性以及可靠性风险。
PCB现有的镀金引线走线结构,很难避免在去除电镀引线时给PCB带来的品质损伤,如何提供一种新型的镀金引线走线结构,避免在去除电镀引线时损伤PCB成为一个亟待解决的问题。
实用新型内容
为解决上述问题,本实用新型的目的在于提供一种能快速方便去除电镀引线并且不损伤PCB产品质量的镀金引线走线结构,即一种具有镀金引线内层走线结构的PCB。
本实用新型解决其问题所采用的技术方案是:
一种具有镀金引线内层走线结构的PCB,所述PCB划分为工作区域以及围合于工作区域外周的工艺边,所述工作区域以及工艺边均包括从上到下依次堆叠的L1层、L2层、L3层和L4层,所述L1层和L4层为选择镀金层,需要镀金的区域分布于工作区域内,所述L2层和L3层为引线层,所述L2层上设有若干用于L1层的分镀金引线,所述L3层上设有若干用于L4层的分镀金引线,所述选择镀金层上需要镀金的区域与引线层上相应的分镀金引线间设有用于电性连接的过孔。
进一步,所述L2层和L3层的工艺边分别设有一根总镀金引线,所述L2层的总镀金引线与设置于L2层的分镀金引线电性连接,所述L3层的总镀金引线与设置于L3层的分镀金引线电性连接。
进一步,所述分镀金引线包括与总镀金引线电性连接的连接段,所有分镀金引线的连接段均相互平行的分布在工艺边上,且所述连接段与总镀金引线相垂直。
进一步,所述L1层和L4层位于工艺边上设有切断标识槽,所述切断标识槽的长度方向垂直于所述连接段。
进一步,所述工艺边上设有贯穿L1层或L4层的总线通孔,所述总镀金引线通过所述总线通孔与电镀装置的负电极连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于鹤山市中富兴业电路有限公司,未经鹤山市中富兴业电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201821305425.3/2.html,转载请声明来源钻瓜专利网。