[实用新型]一种超低电压异或门电路

权利要求书

1.一种超低电压异或门电路，其特征在于，包括第一驱动电路、与所述第一驱动电路对应设置的第二驱动电路、驱动晶体管、以及调节电路；

所述第一驱动电路的控制端连接输入信号，所述第一驱动电路的第一端连接所述驱动晶体管的第一电极和电源VDD，所述第一驱动电路的第二端连接所述驱动晶体管的第二电极；所述驱动晶体管的第二电极还连接所述调节电路的第一端，所述驱动晶体管的第三电极连接所述超低电压异或门电路的输出端，所述驱动晶体管的第三电极还连接所述第二驱动电路的第一端，所述第二驱动电路的第二端接地，所述驱动电路的控制端连接所述输入信号；所述调节电路的控制端连接电源VDD，所述调节电路的第二端接地；

所述第一驱动电路和所述第二驱动电路根据所述输入信号导通或截止，所述调节电路根据所述电源VDD导通或截止；所述输出端在所述第一驱动电路、所述第二驱动电路、所述调节电路导通时，输出逻辑零低电平；所述输出在所述第一驱动电路和所述第二驱动电路截止、所述调节电路导通时，输出逻辑高电平。

2.根据权利要求1所述的超低电压异或门电路，其特征在于，所述驱动晶体管为P型晶体管。

3.根据权利要求1所述的超低电压异或门电路，其特征在于，所述第一驱动电路包括：第一驱动模块和第二驱动模块；

所述第一驱动模块和所述第二驱动模块并联连接，且所述第一驱动模块和所述第二驱动模块并联后连接在所述驱动晶体管的第一电极和第二电极之间。

4.根据权利要求3所述的超低电压异或门电路，其特征在于，所述第一驱动模块包括：第一PMOS管、第二NMOS管、第三NMOS管、第四PMOS管和第五NMOS管；

所述第一PMOS管的源极连接所述驱动晶体管的第一电极，所述第一PMOS管的漏极连接所述第二NMOS管的漏极，所述第二NMOS管的源极连接所述第三NMOS管的漏极，所述第三NMOS管的源极连接所述驱动晶体管的第二电极；

所述第四PMOS管与所述第一PMOS管并联，所述第五NMOS管与所述第三NMOS管并联；

所述第一PMOS管的栅极、所述第二NMOS管的栅极以及所述第三NMOS管的栅极、所述第四PMOS管的栅极和所述第五NMOS管的栅极分别独立连接所述输入信号。

5.根据权利要求4所述的超低电压异或门电路，其特征在于，所述第二驱动模块包括：第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管和第十NMOS管；

所述第六PMOS管的源极连接所述驱动晶体管的第一电极，所述第六PMOS管的漏极连接所述第七PMOS管的源极，所述第七PMOS管的漏极连接所述第八PMOS管的源极，所述第八PMOS管的漏极连接所述驱动晶体管的第二电极，所述第九NMOS管的漏极连接所述第七PMOS管的源极，所述第九NMOS管的源极连接所述第十NMOS管的源极，所述第十NMOS管的源极连接所述驱动晶体管的第二电极；

所述第六PMOS管的栅极、第七PMOS管的栅极、第八PMOS管的栅极、第九NMOS管的栅极和第十NMOS管的栅极分别独立连接所述输入信号；

所述第一PMOS管的栅极、第二NMOS管的栅极、第三NMOS管的栅极、第四PMOS管的栅极、第五NMOS管的栅极、第六PMOS管的栅极、第七PMOS管的栅极、第八PMOS管的栅极、第九NMOS管的栅极和第十NMOS管的栅极形成所述第一驱动电路的控制端，所述第一PMOS管的源极、所述第四PMOS管的源极和所述第六PMOS管的源极形成所述第一驱动电路的第一端，所述第三NMOS管的源极、所述第五NMOS管的源极、所述第八PMOS管的漏极和所述第十NMOS管的源极形成所述第一驱动电路的第二端。

6.根据权利要求1所述的超低电压异或门电路，其特征在于，所述调节电路包括第一调节晶体管和第二调节晶体管；

所述第一调节晶体管的漏极作为所述调节电路的第一端连接所述驱动晶体管的第二电极，所述第一调节晶体管的源极连接所述第二调节晶体管的漏极，所述第一调节晶体管的栅极与所述第二调节晶体管的栅极短接并作为所述调节电路的控制端连接所述电源VDD，所述第二调节晶体管的源极作为所述调节电路的第二端接地。