[实用新型]一种半导体封装器件有效
申请号: | 201821381817.8 | 申请日: | 2018-08-24 |
公开(公告)号: | CN208848902U | 公开(公告)日: | 2019-05-10 |
发明(设计)人: | 钱芳斌;邓恩华;李志雄 | 申请(专利权)人: | 中山市江波龙电子有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L23/31;G01R31/26 |
代理公司: | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人: | 李庆波 |
地址: | 528437 广东省中*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体封装器件 导电件 封装层 基板 调试 电路板 不稳定性 测试信号 调试环境 覆盖基板 使用环境 相背设置 测试 校验 除掉 减小 申请 拆除 暴露 概率 | ||
本申请公开了一种半导体封装器件,该半导体封装器件包括:基板、导电件和封装层,基板包括相背设置的第一侧和第二侧;导电件安装在基板的第一侧,导电件用于引出测试信号以对半导体封装器件测试。封装层覆盖基板的第一侧且导电件位于封装层内。通过以上方式,本申请公开的半导体封装器件需要测试、校验时,只需去除掉对应导电件上方的封装层使导电件暴露即可,而无需将半导体封装器件从电路板上拆下来,降低了损坏半导体封装器件的概率。此外,由于无需拆除半导体封装器件,提高了调试环境与使用环境的一致性,减小了调试的不稳定性,提升了问题调试的效率。
技术领域
本申请涉及半导体封装技术领域,特别是涉及一种半导体封装器件。
背景技术
目前,在半导体封装器件封装过程中,一般在封装基板的底面放置一些焊盘作为测试点以便于将来需要测试半导体封装器件时,引出测试信号。
本申请的发明人在长期研究过程中发现,厂家可能并不开放这些测试点的定义和功能,使用者也可能并不了解这些测试点的具体作用,进而不会将这些测试点引出来。当半导体器件出现问题而又需要这些测试点的特殊信号作为调试信号的时候,只能把半导体器件拆下来送到原厂进行调试,而半导体器件拆装过程中可能会受到损坏。
实用新型内容
本申请主要解决的技术问题是提供一种半导体封装器件,能够无需拆除半导体封装器件就可以对其进行测试校验。
为解决上述技术问题,本申请采用的技术方案是:提供一种半导体封装器件,该半导体封装器件包括:基板,包括相背设置的第一侧和第二侧;导电件,安装在基板的第一侧,导电件用于引出测试信号以对半导体封装器件测试。封装层,覆盖基板的第一侧且导电件位于封装层内。
本申请的有益效果是:区别于现有技术的情况,本申请提供的半导体封装器件,包括:基板,包括相背设置的第一侧和第二侧;导电件,安装在基板的第一侧,导电件用于引出测试信号以对半导体封装器件测试。封装层,覆盖基板的第一侧且导电件位于封装层内。由于用于引出测试信号的导电件封装于封装层,因此,当需要对半导体封装器件测试校验时,无需拆除半导体封装器件,而只需去除对应导电件上方的封装层,使导电件暴露即可,降低了损坏半导体封装器件的概率。此外,由于无需拆除半导体封装器件,提高了调试环境与使用环境的一致性,减小了调试的不稳定性,提升了问题调试的效率。
附图说明
为了更清楚地说明本申请中的技术方案,下面将对实施例描述中所需要的附图作简单的介绍,显而易见地,下面描述的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来说,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请半导体封装器件一实施方式的结构示意图;
图2是本申请半导体封装器件另一实施方式的结构示意图;
图3是本申请半导体封装器件又一实施方式的结构示意图;
图4是本申请半导体封装器件又一实施方式的结构示意图;
图5是本申请半导体封装器件的制备方法一实施方式的流程示意图;
图6是本申请半导体封装器件的测试方法一实施方式的流程示意图。
具体实施方式
下面结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1,图1是本申请半导体封装器件一实施方式的结构示意图。该半导体封装器件包括:基板10、导电件20和封装层30。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中山市江波龙电子有限公司,未经中山市江波龙电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201821381817.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:可挠性电路板
- 下一篇:多层芯片堆叠结构及应用其的闪存盘