[实用新型]上下拉电阻电路、IO电路以及芯片

权利要求书

1.一种上下拉电阻电路，其特征在于，所述上下拉电阻电路位于芯片中，芯片包括第一供电电源以及第二供电电源，所述第一供电电源为所述芯片的主电源，所述第二供电电源为所述芯片的副电源，所述第二供电电源电平低于所述第一供电电源电平；

所述上下拉电阻电路包括第一场效应管、第二场效应管以及第一电阻，所述第一场效应管的栅极连接芯片的内部逻辑电路，所述第一场效应管的源极连接第一供电电源，所述第一场效应管的漏极连接所述第二场效应管的漏极，所述第二场效应管的栅极连接IO电路中的电源选择电路，所述电源选择电路用于输出所述第一供电电源以及所述第二供电电源中的较大供电电源，所述第二场效应管的源极连接所述第一电阻的一端，所述第一电阻的另一端连接芯片的引脚输入；

在所述芯片的内部逻辑电路输出使能信号时，所述上下拉电阻电路为芯片提供上拉电阻。

2.根据权利要求1所述的上下拉电阻电路，其特征在于，还包括第三场效应管、第四场效应管以及第二电阻，所述第二电阻的一端连接芯片的引脚输入，所述第二电阻的另一端连接所述第三场效应管的漏极，所述第三场效应管的栅极连接所述电源选择电路，所述第三场效应管的源极连接所述第四场效应管的漏极，所述第四场效应管的栅极连接芯片的内部逻辑电路，所述第四场效应管的源极接地；

所述上下拉电阻电路根据芯片的内部逻辑电路的输出信号为芯片提供上拉电阻和/或下拉电阻。

3.根据权利要求2所述的上下拉电阻电路，其特征在于，所述第一场效应管为P沟道场效应管，所述第二场效应管、所述第三场效应管以及所述第四场效应管为N沟道场效应管。

4.根据权利要求2所述的上下拉电阻电路，其特征在于，所述第一场效应管的衬底连接第一电平接点，所述第一电平接点的电平为引脚输入电平、第一供电电源电平以及第二供电电源电平中的最大值。

5.根据权利要求2所述的上下拉电阻电路，其特征在于，所述第二场效应管、所述第三场效应管以及所述第四场效应管的衬底均接地。

6.根据权利要求3所述的上下拉电阻电路，其特征在于，所述第二场效应管为本征N沟道场效应管。

7.根据权利要求1所述的上下拉电阻电路，其特征在于，所述第一供电电源的工作电平为3.3V。

8.根据权利要求1所述的上下拉电阻电路，其特征在于，所述第二供电电源的工作电平为1.8V。

9.一种IO电路，其特征在于，用于为芯片与外部设备提供数据交互接口，包括输出驱动电路、输入电路以及如权利要求1-8任一项所述的上下拉电阻电路，所述输出驱动电路、所述输入电路以及所述上下拉电阻电路均与芯片的第一供电电源以及第二供电电源连接，所述上下拉电阻电路用于为所述IO电路提供上拉电阻和/或下拉电阻。

10.一种芯片，其特征在于，包括如权利要求9所述的IO电路，所述芯片的内部电路通过所述IO电路与外部设备进行数据交互。