[实用新型]存储器芯片内建自测试电路装置

权利要求书

1.一种存储器芯片内建自测试电路装置，其特征在于，包括待测电路、寄存器、比较电路以及测试结果输出模块；

所述待测电路用于根据原始测试向量生成测试数据信号；

所述寄存器用于延迟所述原始测试向量的传输时间，使得延迟后的所述原始测试向量与所述测试数据信号同步输出；

所述比较电路连接至所述待测电路和所述寄存器，所述比较电路包括异或门、反相器以及与非门；

所述异或门包括第一输入端、第二输入端以及第一信号输出端，所述第一输入端用于输入延迟后的所述原始测试向量，所述第二输入端用于接收所述测试数据信号，所述第一信号输出端用于输出测试结果指示信号，所述测试结果指示信号用于表示所述待测电路是否有效；

所述反相器包括反相器输入端和反相器输出端，所述反相器输入端用于接收延迟后的所述原始测试向量，所述反相器输出端用于输出对延迟后的所述原始测试向量的相位反转180度生成的反相测试向量；

所述与非门包括第三输入端、第四输入端以及第二信号输出端，所述第三输入端用于接收所述测试数据信号，所述第四输入端连接至所述反相器输出端用于接收所述反相测试向量，所述第二信号输出端用于输出逻辑状态指示值，所述逻辑状态指示值用于表示所述待测电路失效时，所述测试数据信号的逻辑状态；

所述测试结果输出模块连接至所述异或门和所述与非门，用于根据所述测试结果指示信号，择一输出用于表示所述待测电路有效的有效测试结果和所述逻辑状态指示值中的一种。

2.如权利要求1所述的存储器芯片内建自测试电路装置，其特征在于，还包括测试向量生成模块，所述测试向量生成模块包括：

内建自测控制器，用于产生测试控制信号；

测试向量生成器，用于根据所述测试控制信号生成所述原始测试向量，所述测试向量生成器的输入端连接至所述内建自测控制器，所述测试向量生成器的多个输出端分别连接至所述待测电路和所述寄存器。

3.如权利要求1所述的存储器芯片内建自测试电路装置，其特征在于，所述测试结果输出模块为多路复用器并包括选择控制端、第一信号输入端、第二信号输入端以及测试结果输出端；

所述选择控制端连接至所述异或门的所述第一信号输出端，用于接收所述测试结果指示信号；

所述第一信号输入端连接至所述与非门的所述第二信号输出端，用于接收所述逻辑状态指示值；

所述第二信号输入端用于输入用于表示所述待测电路有效的有效测试结果；

所述测试结果输出端用于当所述测试结果指示信号为低电平时，联通所述第二信号输入端，并输出所述有效测试结果，当所述测试结果指示信号为高电平时，联通所述第一信号输入端，并输出所述逻辑状态指示值。