[实用新型]集成电路存储器的晶体管组合结构及半导体集成电路器件

说明书

本实用新型提供了一种集成电路存储器的晶体管组合结构及半导体集成电路器件。通过在沟道区的衬底中形成相对于沟道区的第一顶表面凹陷的第一缺口，以增加沟道区与字线交界的有效面积。因此，在由有源区和字线构成的存储晶体管导通时，即可使所形成的导电沟道相应的沿着沟道区与字线的交界面形貌反型形成，从而可增加导电沟道的长度和/或宽度，进而能够有效改善存储晶体管的短沟道效应并可提高存储晶体管的导通电流。

技术领域

本实用新型涉及半导体集成电路技术领域，特别涉及一种集成电路存储器的晶体管组合结构及一种半导体集成电路器件。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑器件、存储器件和模拟电路，其中存储器件在集成电路产品中占据了相当大的比例。存储器中通常包括多个存储单元，所述存储单元通常包括一有源区，并可利用所述有源区例如构成存储晶体管。

图1为一种存储单元的有源区的结构示意图，如图1所示，有源区10例如可用于构成存储晶体管，因此所述有源区10上定义有源区10S和漏区10D，以及在所述源区10S和所述漏区10D之间的部分构成沟道区10C。在存储晶体管导通时，能够在沟道区10C中反型形成一导电沟道，从而使所述源区10S和所述漏区10D通过所述导电沟道实现电流流通。

随着半导体器件的集成度的不断增加，提升存储器的集成密度已成为一种趋势。然而，在元件尺寸缩减的要求下，存储晶体管的导电沟道的尺寸也会随之缩减，进而导致存储晶体管的短沟道效应，并会使存储晶体管的导通电流和饱和电流下降。

实用新型内容

本实用新型的目的在于提供一种集成电路存储器的晶体管组合结构，以解决现有的集成电路存储器随着器件尺寸的不断缩减，容易出现存储晶体管的短沟道效应以及导通电流下降的问题。

为解决上述技术问题，本实用新型提供一种集成电路存储器的晶体管组合结构，包括：

一衬底，所述衬底中具有多个有源区；以及，

多条字线，形成在所述衬底中，所述字线在其延伸方向上与相应的所述有源区相交，并由所述有源区和部分所述字线共同构成集成电路存储器的存储晶体管；

其中，所述有源区中对应所述字线的部分构成沟道区，对应所述沟道区的所述衬底具有第一顶表面，并且在所述沟道区的衬底中形成有相对所述第一顶表面凹陷的至少一个第一缺口，所述字线覆盖所述沟道区的所述第一顶表面并填充所述第一缺口。

可选的，所述有源区沿着有源长度方向延伸，所述第一缺口的底表面和所述第一顶表面构成第一台阶结构，所述第一台阶结构在垂直于所述有源区的延伸方向上逐阶排布。

可选的，所述第一缺口沿着所述有源区的延伸方向延伸，并在所述延伸方向上与所述沟道区具备相同的长度尺寸。

可选的，所述衬底中形成有多个字线沟槽，所述字线填充在所述字线沟槽中，并且所述字线沟槽在其延伸方向上穿越相应有源区的所述沟道区；其中，所述字线沟槽对应所述沟道区的部分构成栅极沟槽，所述栅极沟槽的底表面对应所述沟道区的所述第一顶表面，所述第一缺口相对于所述栅极沟槽的底表面凹陷。

可选的，所述字线沟槽在其延伸方向上还具有多个连接沟槽，所述连接沟槽位于在字线延伸方向上相邻的所述栅极沟槽之间，以使在字线延伸方向上相邻的所述栅极沟槽相互连通。

可选的，所述字线沟槽中，所述栅极沟槽的底表面相对于所述连接沟槽的底表面突出并具有突起侧壁，所述字线填充所述栅极沟槽和所述连接沟槽并覆盖所述突起侧壁，以构成鳍式场效应晶体管的栅极。

可选的，所述第一缺口设置在所述栅极沟槽靠近所述连接沟槽的一侧上，并且所述第一缺口的底表面相对于所述连接沟槽的底表面突出，以使所述连接沟槽的底表面、所述第一缺口的底表面和所述栅极沟槽的底表面构成多级台阶结构，所述多级台阶结构在垂直于所述有源区的延伸方向上逐阶排布。