[实用新型]半导体器件

说明书

提供一种半导体器件，包括至少一个互连结构，所述互连结构包括基底；第一绝缘介电层，形成于所述基底上，包括导电接触；第二绝缘介电层，形成于所述第一绝缘介电层上，且具有沟槽，所述沟槽底部露出所述导电接触接触；钌扩散阻挡层，形成于所述沟槽内表面；及铜，填满所述沟槽。本实用新型通过设置钌扩散阻挡层，可以无需铜种子层即可直接电镀铜形成互连，因此可以形成更薄的扩散阻挡层，并简化制程工艺，可以获得的Cu互连平整、均匀、无空洞。

技术领域

本实用新型属于半导体制造技术领域，具体涉及一种半导体器件。

背景技术

在半导体制造业中，铜(Cu)(1.67μΩ·cm)由于具有低电阻率和优异的抗电子迁移能力，成为首选的互连材料。但Cu活性强，易扩散到电介电硅和二氧化硅中，且Cu的扩散率高，易引起很严重的金属污染问题，甚至使元件失效。

目前工艺中常以钽(Ta)和氮化钽(TaN)为阻碍Cu扩散的阻挡层(barrier layer)。然而Ta和TaN由于阻值太大无法直接电镀Cu，需要先沉积较厚的铜种子层，再电镀沉积铜导线。由于扩散阻挡层和铜种子层的台阶覆盖差，可能在间隙未充分沉积即闭合而产生“空洞”(void)。同时，由于Ta/TaN或其复合膜阻挡层阻值较高，使铜互连电阻增大，导致RC迟滞效应增加和功率消耗严重。

实用新型内容

鉴于以上现有技术的缺点，本实用新型的目的在于提供一种可直接电镀铜的阻挡层，从而形成包括在阻挡层上直接形成铜的互连结构的半导体器件。

本实用新型一方面提供一种半导体器件，包括至少一个互连结构，所述互连结构包括：基底；第一绝缘介电层，形成于所述基底上，包括导电接触；第二绝缘介电层，形成于所述第一绝缘介电层上，且具有沟槽，所述沟槽底部露出所述导电接触；钌扩散阻挡层，形成于所述沟槽内表面；及铜，填满所述沟槽。

根据本实用新型一实施方式，所述钌扩散阻挡层的厚度为5～20nm。

根据本实用新型的另一实施方式，所述基底包括硅、锗、锗化硅、碳化硅和砷化镓中的一种或多种。

根据本实用新型的另一实施方式，所述第一绝缘介电层和所述第二绝缘介电层包括氮化硅、二氧化硅及氮氧化硅中的一种或多种。

本实用新型另一方面提供一种半导体器件，包括至少一个互连结构，包括：基底；第一导电层，形成于所述基底上；第二绝缘介电层，形成于所述第一导电层上，且具有沟槽，所述沟槽底部露出所述第一导电层；钌扩散阻挡层，形成于所述沟槽内表面；及铜，填满所述沟槽。

本实用新型通过设置钌扩散阻挡层，可以无需铜种子层即可直接电镀铜形成互连结构，因此可以形成更薄的扩散阻挡层，且可以避免了因沉积铜种子层带来的台阶覆盖特性和薄膜均匀性以及过早封口造成的空洞等各种问题，降低互连电阻，进而降低RC延迟和功率损失。本实用新型直接在钌扩散阻挡成上电镀铜形成互连，简化制程工艺，且获得的互连平整、均匀、无空洞。本实用新型的结构特别适用于更大深宽比的互连结构。

附图说明

通过参照附图详细描述其示例实施方式，本实用新型的上述和其它特征及优点将变得更加明显。

图1是本实用新型一实施例的半导体器件的结构示意图。

图2是本实用新型一实施例的半导体器件的制备流程图。

图3是本实用新型另一实施例的半导体器件的结构示意图。

图4是本实用新型另一实施例的半导体器件的制备流程图。

图5是现有半导体器件的制备流程图。

其中，附图标记说明如下：

11：基底

12：第一绝缘介电层