[实用新型]一种硬件电路及通信装置

说明书

本实用新型提供一种硬件电路及通信装置，该硬件电路包括：处理器芯片和逻辑可编程芯片，处理器芯片与逻辑可编程芯片之间通过专用地址线、数据线、时序控制线连接，专用地址线用于传输地址信息，数据线用于传输数据或地址信息，时序控制线用于传输控制信号，控制信号用于指示所述数据线传输的信息类型，该信息类型为数据或地址信息。通过该方案，可以减小硬件电路设计的复杂度、减小PCB的占用面积以及减少硬件电路使用的连接线数量。

技术领域

本实用新型涉及通信技术领域，尤其涉及一种硬件电路及通信装置。

背景技术

加强型本地总线控制器(Enhanced local bus controller，eLBC)的硬件电路中的部分总线存在复用的情况，即部分总线既可以传输数据也可以传输地址信息。eLBC中包括地址锁存器和数据缓冲器，当复用的总线用于传输地址信息时，则通过锁存器传输地址信息，当复用的总线用于传输数据时，则通过数据缓冲器传输数据。

上述方法虽然将复用的总线分别作为数据线和地址线时进行了区分，但需要在硬件电路上引入地址锁存器、数据缓冲器等芯片，电路设计较为复杂，印制电路板(PrintedCircuit Board，PCB)的占用面积大，使用的连接线较多。

实用新型内容

本实用新型提供一种硬件电路，用以实现减小硬件电路设计的复杂度、减小PCB的占用面积以及减少硬件电路使用的连接线数量。

第一方面，本实用新型提供一种硬件电路，包括：处理器芯片和逻辑可编程芯片，处理器芯片与逻辑可编程芯片之间通过专用地址线、数据线、时序控制线连接，其中，专用地址线用于传输地址信息，数据线用于传输数据或地址信息，时序控制线用于传输控制信号，该控制信号用于指示数据线传输的信息类型，信息类型为数据或地址信息。该方案通过专用地址线、数据线、时序控制线将处理器芯片和逻辑可编程芯片相连，通过时序控制线指示数据线传输的信息类型，因此可以在去除了如地址锁存器、数据缓冲器的情况下，由逻辑可编程芯片将数据线传输的信息类型进行区分。由于硬件电路中去除了地址锁存器和数据缓冲器，因而可以减小硬件电路设计的复杂度、减小PCB的占用面积以及减少硬件电路使用的连接线数量。

在一种可能的实现方式中，上述硬件电路中的逻辑可编程芯片可以包括以下芯片中的部分或全部：复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)芯片、现场可编程门阵列(Field－Programmable Gate Array，FPGA)。

在一种可能的实现方式中，上述硬件电路还可以包括闪存(flash),用于存储处理器芯片和/或逻辑可编程芯片运行所需要的程序，其中，flash与处理器芯片之间通过上述数据线、上述时序控制线连接。通过该方案，由于flash与处理器芯片相连接，因此可以控制选择存储处理器芯片和/或逻辑可编程芯片运行所需要的程序，有助于硬件电路的正常运行。

在一种可能的实现方式中，上述逻辑可编程芯片，可以根据时序控制线传输的控制信号确定数据线传输的信息类型，即逻辑可编程芯片，可以根据控制信号，来确定数据线传输的信息类型是数据还是地址信息。通过该方案，实现了在去除了地址锁存器和数据缓冲器的情况下，由逻辑可编程芯片将数据线传输的信息类型进行区分，由于硬件电路中去除了地址锁存器和数据缓冲器，因而可以减小硬件电路设计的复杂度、减小PCB的占用面积以及减少硬件电路使用的连接线数量。在一种可能的实现方式中，上述逻辑可编程芯片，包括逻辑控制程序，该逻辑控制程序可以根据时序控制线传输的控制信号确定数据线传输的信息类型，即逻辑可编程芯片可以通过逻辑控制程序确定数据线传输的信息类型是数据还是地址信息。通过该方案，实现了逻辑可编程芯片对数据线传输的信息类型的区分。