[实用新型]半导体结构

说明书

本实用新型涉及一种半导体结构，所述半导体结构包括衬底；位于所述衬底表面的存储堆叠结构；贯穿所述存储堆叠结构至所述衬底表面的栅线隔槽；填充于所述栅线隔槽中的半导体层，所述半导体层中掺杂有用于减小所述半导体层晶粒大小的掺杂原子。上述方法形成的半导体层晶粒较小，能够提高半导体结构的性能。

技术领域

本实用新型涉及半导体生产制备领域，尤其涉及一种半导体结构。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

在形成3D NAND存储器的过程中，需要在衬底表面形成牺牲层与绝缘层堆叠而成的堆叠结构，然后刻蚀所述堆叠结构形成栅线隔槽，再在栅线隔槽内填充半导体层。

现有技术中，通常在栅线隔槽内填充多晶硅层或非晶半导体材料层。多晶硅层在后续高温退火后产生应变较小，但通常与栅线隔槽的内壁表面存在间隙，不能完全贴合到所述栅线隔槽的表面，且内部容易出现空洞，影响最终形成的存储器的性能；非晶半导体材料层可以将栅线隔槽填实，与栅线隔槽的表面无间隙且内部无空洞，然而在后续进行高温退火后会产生结晶，对衬底施加较大的应力，从而导致衬底发生翘曲等问题，从而影响最终形成的存储器的性能。

因此，现有技术形成的存储器的性能有待进一步的提高。

实用新型内容

本实用新型的目的在于提供一种半导体结构，能够用于提高存储器的性能。

为了解决上述技术问题，本实用新型的技术方案提供一种半导体结构，包括：衬底；位于所述衬底表面的存储堆叠结构；贯穿所述存储堆叠结构至所述衬底表面的栅线隔槽；填充于所述栅线隔槽中的由非晶态转变而成的多晶态半导体层，所述半导体层中掺杂有用于减小所述半导体层晶粒大小的掺杂原子。

可选的，所述半导体层为多晶硅层。

可选的，所述掺杂原子为碳原子。

可选的，所述半导体层中的碳原子的物质的量与硅原子的物质的量的比值范围为5％至20％。

可选的，所述半导体层中晶粒的粒径范围为19nm～150nm。

可选的，还包括：覆盖所述栅线隔槽侧壁的绝缘侧墙。

可选的，所述掺杂原子原位掺杂于所述半导体层中。

可选的，所述半导体层填充满所述栅线隔槽。

可选的，所述存储堆叠结构包括沿垂直衬底表面方向交替堆叠设置的绝缘层和控制栅结构层。

可选的，所述半导体结构为3D NAND存储器。

本实用新型的半导体结构的栅线隔槽中填充的是掺杂有掺杂原子的半导体层，所述掺杂原子能够降低半导体层内的晶粒大小，使得半导体层内晶粒大小均匀。由于非晶半导体材料层内的掺杂原子能够减少晶粒大小，减小了所述非晶半导体材料层经退火处理形成多晶材料后产生的应变，从而减小了衬底发生翘曲的可能性，提高了最终形成的存储器的性能。

附图说明

图1为本实用新型的一种具体实施方式中的半导体结构的制备方法的流程示意图；

图2至图6为本实用新型的一种具体实施方式中的半导体结构的形成示意图；

图7为不同的乙烯和硅烷的气体流量比值对应的非晶半导体材料层在650℃高温退火后的应变量示意图。

具体实施方式